隔离层传输特性和接收端检测电路
发布时间:2020/11/21 15:41:55 访问次数:1215
英特尔®开放式FPGA开发堆栈(英特尔®OFS)。通过可拓展的硬件,以及可访问的git源代码库的软件框架,英特尔®开放式FPGA开发堆栈(英特尔®OFS)让软硬件及应用开发人员能更轻松地创建定制加速平台与解决方案。英特尔®OFS提供标准接口和API,实现更高的代码可重用率,加速了开发与快速部署。
FPGA一如既往地为开发人员创建定制化硬件提供支持, 为从边缘到云端的工作负载提供卓越的性能、功耗效率及总体拥有成本。我们激动地宣布推出英特尔®开放式FPGA开发堆栈。经过早期客户的成功案例验证了英特尔®开放式FPGA开发堆栈能够大幅降低研发周期,同时提升代码和硬件设计的重用率,对于希望加速工作负载的客户和合作伙伴而言是理想之选。
产品特点:
输出电流能力IO+/- 2.5A/2.5A
高端悬浮自举电源设计,耐压可达600V
适应5V,3.3V 15V输入可方便与TTL,CMOS电平相匹配。
最高频率支持500KHZ
输出的电源端的电压范围:10-20V
ton/off 时间:130ns/120ns
Deley Macthing (type) 10ns
允许逻辑电路参考地VSS 与功率电路参考地COM之间的5V正负偏移量。
产品优势:
内建死区控制电路
自带闭锁功能,彻底杜绝上、下管输出同时导通
HIN 输入通道高电平有效,控制高端HO 输出
LIN 输入通道高电平有效,控制低端LO 输出
外围器件少
静态电流小于5uA,非常适合电池场合
封装形式:SOP-16

常规光耦方案的传播延迟甚至不如非隔离驱动。在半桥非隔离驱动中,因为增加添加了速度较慢的高电压电平转换器,以及去毛刺和滤波电路,常见延迟时间可达到100纳秒,因为低侧要与高侧匹配,所以要在低侧添加一个单独的延迟时钟,整个系统传播延迟在100纳秒左右。
光耦方案脉宽失真较大。因为光电检测器中的LED开启和关闭时间并不总是对称,且温度越高不对称越严重,所以光耦脉宽失真比较严重,光耦方案脉宽失真范围从几十纳秒到几百纳秒。
数字隔离驱动的脉宽失真主要由振荡器计时精度、隔离层传输特性和接收端检测电路造成。NSi6602可将脉宽失真控制在6纳秒以内,在脉宽失真这项参数上,数字隔离驱动也是大幅领先。
英特尔®开放式FPGA开发堆栈(英特尔®OFS)。通过可拓展的硬件,以及可访问的git源代码库的软件框架,英特尔®开放式FPGA开发堆栈(英特尔®OFS)让软硬件及应用开发人员能更轻松地创建定制加速平台与解决方案。英特尔®OFS提供标准接口和API,实现更高的代码可重用率,加速了开发与快速部署。
FPGA一如既往地为开发人员创建定制化硬件提供支持, 为从边缘到云端的工作负载提供卓越的性能、功耗效率及总体拥有成本。我们激动地宣布推出英特尔®开放式FPGA开发堆栈。经过早期客户的成功案例验证了英特尔®开放式FPGA开发堆栈能够大幅降低研发周期,同时提升代码和硬件设计的重用率,对于希望加速工作负载的客户和合作伙伴而言是理想之选。
产品特点:
输出电流能力IO+/- 2.5A/2.5A
高端悬浮自举电源设计,耐压可达600V
适应5V,3.3V 15V输入可方便与TTL,CMOS电平相匹配。
最高频率支持500KHZ
输出的电源端的电压范围:10-20V
ton/off 时间:130ns/120ns
Deley Macthing (type) 10ns
允许逻辑电路参考地VSS 与功率电路参考地COM之间的5V正负偏移量。
产品优势:
内建死区控制电路
自带闭锁功能,彻底杜绝上、下管输出同时导通
HIN 输入通道高电平有效,控制高端HO 输出
LIN 输入通道高电平有效,控制低端LO 输出
外围器件少
静态电流小于5uA,非常适合电池场合
封装形式:SOP-16

常规光耦方案的传播延迟甚至不如非隔离驱动。在半桥非隔离驱动中,因为增加添加了速度较慢的高电压电平转换器,以及去毛刺和滤波电路,常见延迟时间可达到100纳秒,因为低侧要与高侧匹配,所以要在低侧添加一个单独的延迟时钟,整个系统传播延迟在100纳秒左右。
光耦方案脉宽失真较大。因为光电检测器中的LED开启和关闭时间并不总是对称,且温度越高不对称越严重,所以光耦脉宽失真比较严重,光耦方案脉宽失真范围从几十纳秒到几百纳秒。
数字隔离驱动的脉宽失真主要由振荡器计时精度、隔离层传输特性和接收端检测电路造成。NSi6602可将脉宽失真控制在6纳秒以内,在脉宽失真这项参数上,数字隔离驱动也是大幅领先。