每个单元存储一个比特，一个简单的4比特存储器。每一行的电压控制晶体管的通断，并对相关的电容充电或放电。在每个所需的“字线”充电之后，列选择器选择对应的电容，准备接下来的读/写操作。由于自放电效应，这些单元必须周期性刷新，包括读和数据写回的操作。

SDRAM位单元和SDRAM芯片的组织结构,SDRAM架构包含许多存储单元，这些存储单元组成行和列的二维阵列。要选择某一个比特，需首先确定对应的行，然后确定对应的列。当对应的行开启时，可以访问多个列，从而提高连续读/写的速度并降低延迟。

为了增加字容量，存储器使用多个阵列，这样当需要进行一次读/写操作时，存储器只需要寻址一次访问每个阵列中的1个比特。

STM32WB55xx和STM32WB35xx是多协议无线和超低功耗32位MCU,嵌入了功能强大和超低功耗与蓝牙低功耗SIG指标v5.0以及EEE 802.15.4-2011兼容的无线电.该器件包含了Arm® Cortex® -M0+,用来实现所有实时低层操作.器件基于工作频率高达65MHz的高性能Arm® Cortex®-M4 32位RISC核,它具有浮点单元(FPU)单精度,支持所有的Arm®单精度数据处理指令和数据类型,还能实现所有DSP指令和存储器保护单元(MPU),从而增强了应用安全性.

实时存储前向高吞吐量载荷基于支持GHz I/O速率的FPGA、存储器、宽带ADC和DAC。例如，一个12位1.5Gsps采样率的ADC每秒产生18Gb的原始数据。一分钟的压缩SAR信息需要大约70Gb的存储容量。这对现有的宇航级存储器解决方案的I/O带宽、访问时间、功耗、物理尺寸和存储容量提出了很大的挑战。

为了增加存储器的整体容量，SDRAM的内部结果还包含多个bank。这些bank互相交织，进一步提高了性能，并可以独立寻址。

当需要执行读或写操作时，首先存储器控制器发出ACTIVE命令，激活对应的行和bank。操作执行完毕后，PRECHARGE命令关闭一个或多个bank中的一个对应的行。除非之前的行被关闭，否则无法打开新的行。

SDRAM的操作通过如下的控制信号实现：片选(CS)、数据屏蔽(DQM)、写使能(WE)、行地址选通(RAS)和列地址选通(CAS)。