STD10PF06T4 动态随机存取存储器
发布时间:2019/10/21 8:44:08 访问次数:700
STD10PF06T4动态随机存取存储器,DRAM存储单元
图7.2.2所示的SRAM存储单元由6个MOs管构成,所用的管子数目多、功耗大,集成度受到限制,动态随机存取存储器DRAM克服了这些缺点。DRAM的存储单元由一个MOs管和一个容量较小电容器构成,如图7.2.7中点画线框内所示。它存储数据的原理是电容器的电荷存储效应。当电容C充有电荷、呈现高电压时,相当于存有1值,反之为0值。MOs管T相当于一个开关,当行选择线为高电平时,T导通,C与位线连通,反之则断开。由于电路中存在漏电流,电容器上存储的数据(电荷)不能长久保存,因此必须定期给电容补充电荷,以免存储数据丢失,这种操作称为刷新①或再生。
写操作时,行选线X为高电平,T导通,电容器C与位线B连通。同时读写控制信号WE为低电平,输入缓冲器被选通,数据D1经缓冲器和位线写人存储单元(外部输入/输出引脚上的数据经列选通电路送至D1。图中未画列选通电路)。如果D1为1,则向电容器充电,反之电容器放电。未选通的缓冲器呈高阻态。
读操作时,行选线X为高电平,T导通,电容器C与位线B连通。此时读写控制WE为高电平,输出缓冲器/灵敏放大器被选通,C中存储的数据通过位线和缓冲器输出(D。再经列选通电路送至最终的输出引脚)。由于读出时会消耗C中的电荷,存储的数据被破坏,故每次读出后,必须及时对读出单元刷新,即此时刷新控制R也为高电平,则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。
刷新系Refresh的译称.
STD10PF06T4动态随机存取存储器,DRAM存储单元
图7.2.2所示的SRAM存储单元由6个MOs管构成,所用的管子数目多、功耗大,集成度受到限制,动态随机存取存储器DRAM克服了这些缺点。DRAM的存储单元由一个MOs管和一个容量较小电容器构成,如图7.2.7中点画线框内所示。它存储数据的原理是电容器的电荷存储效应。当电容C充有电荷、呈现高电压时,相当于存有1值,反之为0值。MOs管T相当于一个开关,当行选择线为高电平时,T导通,C与位线连通,反之则断开。由于电路中存在漏电流,电容器上存储的数据(电荷)不能长久保存,因此必须定期给电容补充电荷,以免存储数据丢失,这种操作称为刷新①或再生。
写操作时,行选线X为高电平,T导通,电容器C与位线B连通。同时读写控制信号WE为低电平,输入缓冲器被选通,数据D1经缓冲器和位线写人存储单元(外部输入/输出引脚上的数据经列选通电路送至D1。图中未画列选通电路)。如果D1为1,则向电容器充电,反之电容器放电。未选通的缓冲器呈高阻态。
读操作时,行选线X为高电平,T导通,电容器C与位线B连通。此时读写控制WE为高电平,输出缓冲器/灵敏放大器被选通,C中存储的数据通过位线和缓冲器输出(D。再经列选通电路送至最终的输出引脚)。由于读出时会消耗C中的电荷,存储的数据被破坏,故每次读出后,必须及时对读出单元刷新,即此时刷新控制R也为高电平,则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。
刷新系Refresh的译称.
相关技术资料- 4-26带数字音量控制立体声D类音频功率由数字功放芯片NF-NTP8928
- 4-26较低的方均根相位误差和幅度误差提高天线阵列增益和天线方向性
- 4-26RISC-V矢量扩展并具有专门针对AI加速器的快速数据耦合
- 4-26带功率降额并可在对流冷却环境中在+85°C下满功率使用
- 4-26250VAC工作电压通过IEC/EN/UL 62368-1安全认证增强绝缘
- 4-26整个计算领域需更加强大处理引擎和量身定制高性能内存解决方案
- 4-25有源均流可以有多达三个单元并联运行以支持更高的负载要求
- 4-25电源具有较宽调节范围28或24Vdc单一输出及5V的待机电压输出
- 4-25电路设计使输入端能够抵抗100V的surge电压具有DC过电压保护
- 4-25内部钳位器分流±100V浪涌电压保护下游组件并增强系统稳健性
- 4-25元件通过软件操纵电磁波进行高频可重构操作高级漏波天线
- 4-25QR模式的DCM控制可减低开关损耗并允许使用低成本的升压二极管
公网安备44030402000607
