UPD9602与异步时序电路不同,同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的,其模型如图6.1.2所示,它也称作时钟同步状态机①。同步时序电路的存储电路一般用触发器实现,所有触发器的时钟输入端都应接在同一个时钟脉冲源上,而且它们对时钟脉冲的敏感F沿也都应一致。因此,所有触发器的状态更新是在同一时刻,其输出状态变换的时间不存在差异或差异极小。在时钟脉冲两次作用的间隔期间,从触发器输入到状态输出的通路被切断,即使此时输入信号发生变化,也不会改变各触发器的输Ht状态,所以很少发生输出不稳定的现象。更重要的是,其电路的状态很容易用固定周期的时钟脉冲边沿清楚地分离为序列步进,其中,每一个步进都可以通过输人信号和所有触发器的现态单独进行分析,从而有一套较系统、易掌握的分析和设计方法、电路行为很容易用HDL来描述。所以,目前较复杂的时序电路广泛采用同步时序电路实现,很多大规模可编程逻辑器件(包括大规模存储器)也采用同步时序结构。

本章将分别在6.2节和6,3节详喇讨论同步时序电路的分析与设计,在6.4节仅以实例简要讨论触发器构成的脉冲异步叫序电路的分析方法。

时序电路逻辑功能的表达

组合电路的逻辑功能可以用一组输出方程来表示人亦可用真值表和波形图来表达。相应地,时序电路可用方程组、状态表、状态图和时序图来表达。从理论上讲,有了输出方程组、激励方程组和状态方程组,时序电路的逻辑功能就被唯一地确定了。但是,对于许多时序电路而占,仅从这三组方程还不易判断其逻辑功能,在设计时序电路时,往往很难根据给出的逻辑需求直接写出这三组方程.困此,还需要用能够直观反映电路状态变化序列全过程的状态表和状态图来帮助。三组方程、状态表和状态图之间可以直接实现相互转换,根据其中任意一种表达方式,都可以画出时序图。下面通过实例来讨论时序电路逻辑功能的四种表达方法.

逻辑方程组

考虑图6.1.3所示的时序电路,z由组合电路灯存储电路两部分组成c其中,存储电路由两个D触发器FFl、FFO构成,二者共用一个时钟信号CP,从而构成同步时序电路。电路的输入信号为A,输出信号为y。对触发器的激励信号分别为D1和DO,Ol、0。为电路的状态变量。

即Clocked synchronous FSM。

系Finite state Machine的缩写.