1SMB5949B解:2选1选择器的门级描述如下述程序所示。两个三态门的输出都与L相连,即输出线L被两个三态门驱动,为了说明这种情况,建议将输出变量L定义成tri数据类型。

///Gate-1evel description of a 2-to-1-1ine n1ultiplexer Figure 4.6.4

mtodule-2to1 muxtri(A,B,SEL,L);

input A,B,SEL;

output L;

tri L;

bufif1(L,B,SEL);

bufif0(L,A,SEL);

endmodule                  

分层次的电路设计方法简介           

在电路设计中,可以将两个或多个模块组合起来描述电路逻辑功能,通常称之为分层次的电路设计,自顶向下①和自底向上②是两种常用的设计方法。在自顶向下设计中,先定义顶层模块,然后再定义顶层模块中用到的子模块。而在自底向上设计中,底层的各个子模块首先被确定下来,然后将这些子模块组合起来构成顶层模块。以图4.6.5所示全加器电路为例,4位串行进位全加器可以被认为是一个顶层电路模块,它由4个全加器的子模块构成,而每个全加器又可以由两个半加器和一个或闸构成,图4.6,5明确地表示了构成4位全加器的3个层次。如果用自顶向下的设计方法,首先定义4位串行进位全加器这个顶层模块,然后定义1位的全加器,最后定义底层的半加器子模块。如果用自底向上的设计方法,首先定义半加器子模块,再调用2个半加器和1个或门构成1位的全加器模块,最后调用4个1位全加器模块组合成顶层的4位全加器模块。