LHB-02-SA1数字系统中常用的各种数字部件,就其结构和工作原理而言可分为两大类,即组合逻辑电路和时序逻辑电路。本章首先介绍组合逻辑电路的定义、分析和设计,并阐述菀争冒险产生的原因及消除方法。然后讨论典型的中规模集成组合

逻辑电路的功能及基本应用,它们包括编码器和译码器、数据选择器和数据分配器、数值比较器、算术/逻辑运算单元等。最后介绍组合逻辑电路的Verilog HDL描述以及用可编程逻辑器件PLD的实现方法。

对于一个逻辑电路,其输出状态在任何时刻只取决于同一时刻的输入状态,而与电路原来的状态无关,这种电路被定义为组合逻辑电路。组合逻辑电路的一般框图如图4.0.1所示,其输出与输入之间的逻辑关系可用如下的逻辑函数来描述,即

L=F(Al,A2,・・,An) (I=1,2,…,M)   (4.0.1)

式中A1,A2,・・・,An一输入变量。

组合逻辑电路的结构具有如下的特点:

输出、输入之间没有反馈延迟通路;

电路中不含具有记忆功能的元件。

分析组合逻辑电路的目的是，对于一个给定的逻辑电路，确定其逻辑功能。分析组合逻辑电路的步骤大致如下：

根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出最后输出与输入信号的逻辑表达式。

将各逻辑函数表达式化简和变换，以得到最简单的表达式。

根据简化后的逻辑表达式列出真值表。

根据真值表和简化后的逻辑表达式对逻辑电路进行分析,最后确定说明组合逻辑电路的分析方法。

已知逻辑电路如图4.1.1所示,分析该电路的功能。

第一步,根据逻辑电路可写出输出端的逻辑函数表达式,为方便起见,电路中标出了中间变量z

      Z=A+B

      L=Z+C=(A+B)+C