时钟模块:选用Ds1302时钟芯片,实现时钟功能。简易逻辑分析仪的系统组成框图如图71.22所示。 L6561D013TR

   系统的硬件设计与实现

   数字信号发生器模块电路的设计与实现:数字信号发生器模块的具体电路原理如图7.1.23所示。

   该模块比较简单,以AT89C52为核心,外接液晶显示器与键盘。可以直观地显示出所预置的逻辑信号序列。由于题日要求该系统的信号接收检测部分逻辑信号门限电压可在0.25~4V范围内按16级变化,所以本模块内设计了一个逻辑信号门限电压变换电路,由TLC5618输出的电压作为逻辑信号的上拉电压。TLC5618为12位D/A,其电压值可在0~4,096V范围内4096级变化,故完全可以满足作为信号分析模块的检测电路的要求。