本工程完成后,可以继续深入分析研究的有以下几方面。

   研究有关NIos Ⅱ中I/O组件的应用技术 MAX1487EPA

   PIo并行输入/输出ωara11el inpu〃output)是一种基于存储器映射方式,介于Avalon从端口与通用y0端口之间的一个IP核,用于FPGA内部逻辑的控制连接,也可以映射到FPGA的Vo引脚上对系统板资源进行控制。PIo通常用于如下场合:控制LED、获取开关量、控制显示设备、配置非片上设备或与其进行通信。

   当PIo核配置为输入模式时,还可以产生中断信号到№os Ⅱ CPU。每个PIo核最多可提供32个y0端口,Nios Ⅱ CPU可以通过访问存储器映射方式的接口寄存器,来设定PIo状态或读取PIo状态,CPU还可以通过写控制寄存器将其置为高阻态输出(三态)。当系统中加入PIo核时,

PIo对CPU而言就体现为以下特性:①4个存储器映射方式的寄存器:数据、方向、中断屏蔽以及边沿捕捉方式。②1~32个V0端口。

   PIo核特性的设置是通过sOPC Builder中的PIo配置向导完成的,PIo配置向导中有两个重要栏目,一个是Bas忆setting,另一个是Input options。Bas忆setting栏目用来设置PIo的宽度及PIo的方向。宽度可以设置为1~32之间的任何一个数。方向设置,包含4种可选类型:双向三态端口、输入端口、输出端口以及输入/输出端口(该模式下的输入总线和输出总线是分离的,每个总线占用宽度与PIo设定的宽度一致)。

   Input options栏目在PIo被配置为输出模式时不可用。该栏目主要用来设定PIo的边沿检测方式以及中断触发方式。

   当”nGhronously Capture选中时,方可选择边沿检测类型。PIo的边沿检测包括上升沿、下降沿和双边沿,此时PIo核会产生一个边沿检测寄存器――edgecapture。

   当Gencrate IRQ选中时,可以对其中断类型加以选择。PIo支持的中断方式有边沿触发和电平触发两种。

   在软件中,控制PIo核主要是通过4个32位的存储器映射寄存器来实现的,见表55.1。