Cyclone IV器件采用SRAM工艺,由逻辑阵列块LAB(LOgic AⅡay

Elcmcnt)、V0单元Io※I/o Element)、K4B1G1646G-BCH9行列快速互连通道、嵌入式存储器嵌入式锁相环PL以Phase Lockcd Loop)、嵌入式18×18乘法器、时钟工作网络、下载编程电路(支持的ConⅡguration方式有As、AP、Ps、FPP、JTAG)、JTAG BsT边界扫描测试电路(支持IEEEstd。11⒆。6测试规范)等构成。Cyclone IV的逻辑单元LE结构如图5,2,3所示。

   逻辑单元LE是Cyclone IV器件结构中的最小单元,每个LE包含一个4输入的查找表lLook UpTab1e,LUD、一个带有同步使能的可编程触发器、一个进位链和一级联链。每个LE有两个输出,分别可以驱动局部互连和快速通道FastTrack互连。LE中的LUT一种函数发生器,能实现

4输入1输出的任意逻辑函数。LE中的可编程触发器可设置成D、T、JK或R-s触发器。该寄存器的时钟、清零和置位信号可由全局信号通过y0引脚或任何内部辑驱动。对于组合逻辑的实现,可将该触发器旁路。