介绍

   ⒛07年1月27日,Intel公司宣布在45nm技术节点采用高乃介质和金属栅极并进人量产, NCP1377DER2G这是自20世纪60年代末引人多晶硅栅极后晶体管技术的最大变化。很快地,IBM公司于2007年1月30日也宣布用于生产的高乃介质和金属栅极技术。在32nm和28nm技术节点,已经有越来越多的公司采用这一技术。

   为什么要采用高乃栅极介质呢?

   器件尺寸按摩尔定律的要求不断缩小,栅极介质的厚度不断减薄,但栅极的漏电流也随之增大。在5.0nm以下,Sio2作为栅极介质所产生的漏电流已无法接受,这是由电子的直接隧穿效应造成的。对SiO2进行氮化,生成⒊ON可以使这一问题得以改善,但是在90nm节点后,如图4.6所示,由于栅极漏电流过大,即使采用Si()N也难以继续减薄了(11~12A)。