在图5.43中,箭头曲线表干扰的共模电流流向,由于光耦分布结电容的存在,T3V3S5-7共模电流会经过光耦,流经数字电路。可见被光耦隔离的数字电路部分是受到E「r/B共模电流的影响的,当共模电流流过时,如果数字电路的地平面存在较大的地阻抗,如地平面不完整、过孔太多等,可能会产生较高的压降。该压降超过一定的程度,电路就会受影响。

   分析到这里,大概清楚了电路受干扰的区域,即共模电流流经的区域。如果共模电流不流经数字电流部分或只有很小的部分共模电流流经数字电路部分,那么产品在试验时出错的可能也会降低。按这个思路,在模拟电路的地与产品的接地端之间接旁路电容,值为10IlF,再进行测试,可以通过±1kⅤ的E「r/B测试。再来看看在这种情况下与最初的情况实质上发生了一些什么改变,如图5,44所示。

   从图5.44图中可以清楚地看到,有E「r/B干扰的共模电流路径已经所有改变,即多了一条共模电流的路径,同时由于10nF的旁路电容远远大于10pF的结电容,在旁路电容接地路径阻抗较短的情况下,必然使大部分的干扰共模电流从旁路电容流向大地,使流经数字电路的共模电流大大减小,数字电路受到了保护,以致E「r/B干扰度水平大大提高。补充一点,旁路电容的接地阻抗很重要,一定要保证很小的阻抗。在此再提一次,如果是用PCB布线的话,长宽比小于5的PCB铜箔具有很小的阻抗,在1fXl MHz的频率下约为3mΩ。