在常规的Cˇ0S技术中,nMOs和pM∞一般都采用重掺杂磷的ni型多晶硅作为栅电极材料。这时,山ΙOS为表面沟器件,而pˇ0S为埋沟器件。 PAM3101AAA250但当器件沟道尺寸降到0.35Itnl及以下时,埋沟pMOS器件的漏电流大到不能接受,为此,必须把pMOS也制造成表面沟器件,以克服上述缺点,即pMCB采用旷型多晶硅作为栅材料。这一改变带来如下的问题:①工艺变得复杂,成本提高;②p+型多晶硅硼掺杂易引起硼穿透栅氧化层进入硅导电沟道,致使pMCE阈值电压正向漂移,器件可靠性下降。后者可用氮化氧化硅栅介质的方法或引入高Κ介质(指介电常数高于⒊Q的绝缘材料,与低Κ介质对应),以增加栅介质物理厚度,从而克服硼穿透效应。然而,当器件尺寸缩小时出现了另一个问题:

   窄线宽的掺杂多晶硅栅的电阻偏高。采用难熔金属硅化物/多晶硅的复合栅结构(称为Pdy。de结构)可以解决这一问题。它的薄层电阻比掺杂多晶硅小4~6倍。在亚微米技术中,通常采用氓`~/Pol√⒏结构。在深亚微米CM(E技术中。不再使用Ⅵ厂sr/Polys的结构,而采用Ts2或Cos2。这两种硅化物比Wsr有更低的电阻率,而且由于Tl或∞的硅化物都可采用自对准工艺,它们能同时在源、漏和栅上形成TiS辶或αs2。这种自对准硅化物△艺使多晶硅有更低的薄层电阻,同时降低了吖D区的接触电阻和薄层电阻,大大提高了器件的电流驱动能力和速度。