反射信号
发布时间:2017/3/8 22:16:01 访问次数:424
1.反射信号
如果一根高速信号走线没有被正确终结(终端匹配),那么来自于驱动端的信号脉冲在接收端将被反射,从而引发非预期效应,使信号轮廓失真。GAL22V10D-5LJN当失真变形非常显著时可导致多种错误,引起设计失败。同时,失真变形的信号对骚扰的敏感性增加了,也会引起设计失败。如果没有考虑上诉情况,EMI将显著增加,这就不单单会影响自身设计结果,还会造成整个系统的失败。
反射信号产生的主要原因:过长的走线,未被匹配终结的传输线,过量电容或电感及阻抗失配。
2.延时和时序错误
信号延时和时序错误表现为:接收端信号在输人端逻辑电平的高与低门限之间变化时,保持一段时间信号的不跳变。过多的信号延时,可能导致时序错误和器件功能的混乱。
通常在多个接收端并行工作时会出现问题。电路设计师必须确定最坏情况下的时间延时,以确保设计的正确性。信号延时产生的原因:驱动过载,走线过长。
1.反射信号
如果一根高速信号走线没有被正确终结(终端匹配),那么来自于驱动端的信号脉冲在接收端将被反射,从而引发非预期效应,使信号轮廓失真。GAL22V10D-5LJN当失真变形非常显著时可导致多种错误,引起设计失败。同时,失真变形的信号对骚扰的敏感性增加了,也会引起设计失败。如果没有考虑上诉情况,EMI将显著增加,这就不单单会影响自身设计结果,还会造成整个系统的失败。
反射信号产生的主要原因:过长的走线,未被匹配终结的传输线,过量电容或电感及阻抗失配。
2.延时和时序错误
信号延时和时序错误表现为:接收端信号在输人端逻辑电平的高与低门限之间变化时,保持一段时间信号的不跳变。过多的信号延时,可能导致时序错误和器件功能的混乱。
通常在多个接收端并行工作时会出现问题。电路设计师必须确定最坏情况下的时间延时,以确保设计的正确性。信号延时产生的原因:驱动过载,走线过长。
上一篇:传输线效应
上一篇:多次跨越逻辑电平门限错误
热门点击
- 运算放大器的封装与图形符号
- RAC插头/插座(莲花插头/插座)
- 电压探头
- 贴片式集成电路
- 纵向扼流圈(共模扼流圈)
- 接插件的主要特性参数
- 集成电路的线路设计
- RC匹配终端可以减少回路功率消耗
- 单结晶体管质量检测
- 额定电压
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]