Fairchild公司LVTH543 8收发器包含两组D锁存器，用于不同方向数据流的暂存。分离的锁存使能和输出使能输入为每个寄存不同方向的数据流提供输入和输出独立控制。

LVTH543数据输入包括线保持，不需要外部上拉电阻器保持不用的输入。

这种8寄存发器是为低电压（3.3V）Vcc应用设计的，但能为5V环境提供TTL接口。

LVTH543逻辑框图示于图1.图中A0～A7～A端输入或3态输出，B0～B7～B端输入或3态输出，OEAB和OEBA～输出使能输入，LEAB和LEBA～锁存使能输入，CEAB和CEBA～片使能输入。

数据I/O控制各信号状态，见表1。例如，数据汉从A到B，则A到B使能（CEAB）输入必须为低态，为了从A端口输入数据或从B端口取数据。随着CEAB为低态，在LEAB输入线的低态信号使A到B锁存器透明；随后LEAB线低到高态变换使A锁存器处于存储模式而且输出不再随A输入变化。当CEAB和OEAB都为低态时，B输出缓冲器有效并反映呈现在A锁存器输出的数据。B到A数据流控制与此类似，但所用信号为CEBA、LEBA和OEBA。

表1 数据I/O控制表

CEAB	输入 LEAB	OEAB	锁存状态	输出缓冲
H	X	X	被锁存	高阻抗
X	H	X	被锁存	-
L	L	X	透明	-
X	X	H	-	高阻抗
L	X	L	-	驱动