QL4058 QuickRAM数据表
58000可使用的PLD门QuickRAM ESP的性能相结合，
密度和嵌入式RAM
设备亮点
高性能&高密度
58000可用PLD盖茨与252个I / O
300 MHz的16位计数器， 400 MHz的
先进的I / O能力
接口与两个3.3 V和5.0 V器件
PCI兼容3.3 V和5.0 V总线
数据通路， 160 + MHz的FIFO中
0.35
m
四层金属的非挥发性
CMOS工艺的最小模具尺寸
为-1 / -2 / -3 / -4速度等级
完整的JTAG边界扫描
I / O单元有独立控制
注册的输入路径和输出使能
高速嵌入式SRAM
18双端口RAM模块，组织
用户可配置的1152位块
5 ns的存取时间，每个端口独立
可访问
快速，高效的FIFO ， RAM和ROM
功能
18
内存
块
1,008
高速
逻辑单元
易于使用/快速发展
周期
100％的可路由与100 ％的利用率和
接口
完整的引脚输出的稳定性
可变粮食逻辑单元提供高
性能和100 ％的利用率
全面的设计工具包括高
优质的Verilog / VHDL综合
图1 ： QuickRAM框图
2002 QuickLogic公司
www.quicklogic.com
1
QL4058 QuickRAM数据手册Rev
体系结构概述
该QuickRAM家庭的ESP （嵌入式标准产品）的提供FPGA逻辑
结合双端口SRAM模块。该QL4058是58000可用PLD门
在QuickRAM家庭静电除尘器的成员。 QuickRAM静电除尘器被制造在一0.35
m
使用QuickLogic公司的专利ViaLink四层金属工艺
TM
技术，以提供一个
的高性能，高密度，低成本，和极端的易于使用的独特组合。
该QL4058包含1008个逻辑单元和18个双端口RAM模块（见
图1
） 。每
RAM模块具有1152的RAM位，总共20736位。内存模块是双端口
（一个读出端口，一个写入端口），并且可以被配置成四种模式之一：
64 （深）
×
18 （宽） ， 128
×
9, 256
×
如图4所示，或512
×
2（见
图4
） 。具有最大的
252个I / O ，则QL4058是208 - PQFP ， 240引脚PQFP和456引脚PBGA可用
包。
设计人员可以级联多个内存模块，以增加深度或宽度在允许
单模块通过连接相应的地址线一起，分词
模块之间（见
图2
） 。这种方法允许多达512深的配置作为
大到16位宽的最小QuickRAM设备和44位宽的最大装置。
为彻底QuickRAM系列软件支持，包括QL4058 ，可
通过两个基本包。狱卒QuickWorks
TM
封装提供了最
从设计输入到逻辑综合完整的ESP软件解决方案，布局和布线，以
模拟。该的QuickTools包提供谁使用Cadence的设计解决方案，
为典范，导师，新思科技， Synplicity公司， Viewlogic系， Aldec公司或其他第三方工具
设计输入，综合，或模拟。
QuickLogic的
TM
变粒逻辑单元具有多达16个同步输入和5
可分割成五个独立的细胞的细胞内输出。每个单元都有一个扇
在29中，包括寄存器和控制线（见
科幻gure 3
).
WDATA
内存
模块
（ 1152位）
RDATA
WADDR
RADDR
内存
模块
（ 1152位）
WDATA
RDATA
图2 ： QuickRAM模块位
2
www.quicklogic.com
2002 QuickLogic公司
QL4058 QuickRAM数据手册Rev
产品概述
共有252 I / O引脚
244双向输入/输出引脚，符合PCI标准的5.0 V和3.3 V的公交车
-1 / -2 / -3 / -4速度等级
8个高驱动输入/分布式网络销
八低偏移的分布式网络
可用的逻辑单元触发器的时钟两个阵列时钟/控制网络，设置和重置
输入 - 每个驱动由一个只输入引脚
可用的逻辑单元F1六个全局时钟/控制网络，时钟，置位和复位输入
及输入和I / O寄存器时钟，复位和使能输入端以及输出使能
控制每个驱动仅输入或I / O引脚，或任何逻辑单元的输出或I / O单元
反馈
高性能硅
输入+逻辑单元+输出总延迟下6纳秒=
数据路径速度超过400 MHz的
计数器速度超过300 MHz的
FIFO速度超过160+ MHz的
2002 QuickLogic公司
www.quicklogic.com
3
QL4058 QuickRAM数据手册Rev
电气规格
AC特性在V
CC
= 3.3 V ， TA = 25 ° C（ K = 1.00 ）
为了计算延迟，从乘以相应的K系数
表10 ：工作范围
由
以下提供的表中的数字。
QS
A1
A2
A3
A4
A5
A6
QS
OP
B1
B2
C1
C2
MP
MS
D1
D2
E1
E2
NP
NS
F1
F2
F3
F4
F5
F6
QC
QR
AZ
OZ
QZ
NZ
FZ
图3： QuickRAM逻辑单元
表1：逻辑单元
符号
参数
1
t
PD
t
SU
t
H
t
CLK
t
CWHI
t
CWLO
t
SET
t
RESET
t
SW
t
RW
组合延迟
a
建立时间
a
保持时间
时钟到Q延迟
时钟高电平时间
时钟低电平时间
设置延时
复位延时
设置宽度
复位宽
1.4
1.7
0.0
0.7
1.2
1.2
1.0
0.8
1.9
1.8
传播延迟（ NS ）
扇出（5）
2
1.7
1.7
0.0
1.0
1.2
1.2
1.3
1.1
1.9
1.8
3
1.9
1.7
0.0
1.2
1.2
1.2
1.5
1.3
1.9
1.8
4
2.2
1.7
0.0
1.5
1.2
1.2
1.8
1.6
1.9
1.8
5
3.2
1.7
0.0
2.5
1.2
1.2
2.8
2.6
1.9
1.8
一。这些限制是从通过选择有代表性的最慢的路径衍生
QuickRAM逻辑单元包括典型的网络延迟。具体路径最坏情况下的延迟值应
从时间的特定设计的分析确定。
2002 QuickLogic公司
www.quicklogic.com
5
QL4058 QuickRAM数据表
58000可使用的PLD门QuickRAM ESP的性能相结合，
密度和嵌入式RAM
设备亮点
高性能&高密度
58000可用PLD盖茨与252个I / O
300 MHz的16位计数器， 400 MHz的
先进的I / O能力
接口与两个3.3 V和5.0 V器件
PCI兼容3.3 V和5.0 V总线
数据通路， 160 + MHz的FIFO中
0.35
m
四层金属的非挥发性
CMOS工艺的最小模具尺寸
为-1 / -2 / -3 / -4速度等级
完整的JTAG边界扫描
I / O单元有独立控制
注册的输入路径和输出使能
高速嵌入式SRAM
18双端口RAM模块，组织
用户可配置的1152位块
5 ns的存取时间，每个端口独立
可访问
快速，高效的FIFO ， RAM和ROM
功能
18
内存
块
1,008
高速
逻辑单元
易于使用/快速发展
周期
100％的可路由与100 ％的利用率和
接口
完整的引脚输出的稳定性
可变粮食逻辑单元提供高
性能和100 ％的利用率
全面的设计工具包括高
优质的Verilog / VHDL综合
图1 ： QuickRAM框图
2002 QuickLogic公司
www.quicklogic.com
1
QL4058 QuickRAM数据手册Rev
体系结构概述
该QuickRAM家庭的ESP （嵌入式标准产品）的提供FPGA逻辑
结合双端口SRAM模块。该QL4058是58000可用PLD门
在QuickRAM家庭静电除尘器的成员。 QuickRAM静电除尘器被制造在一0.35
m
使用QuickLogic公司的专利ViaLink四层金属工艺
TM
技术，以提供一个
的高性能，高密度，低成本，和极端的易于使用的独特组合。
该QL4058包含1008个逻辑单元和18个双端口RAM模块（见
图1
） 。每
RAM模块具有1152的RAM位，总共20736位。内存模块是双端口
（一个读出端口，一个写入端口），并且可以被配置成四种模式之一：
64 （深）
×
18 （宽） ， 128
×
9, 256
×
如图4所示，或512
×
2（见
图4
） 。具有最大的
252个I / O ，则QL4058是208 - PQFP ， 240引脚PQFP和456引脚PBGA可用
包。
设计人员可以级联多个内存模块，以增加深度或宽度在允许
单模块通过连接相应的地址线一起，分词
模块之间（见
图2
） 。这种方法允许多达512深的配置作为
大到16位宽的最小QuickRAM设备和44位宽的最大装置。
为彻底QuickRAM系列软件支持，包括QL4058 ，可
通过两个基本包。狱卒QuickWorks
TM
封装提供了最
从设计输入到逻辑综合完整的ESP软件解决方案，布局和布线，以
模拟。该的QuickTools包提供谁使用Cadence的设计解决方案，
为典范，导师，新思科技， Synplicity公司， Viewlogic系， Aldec公司或其他第三方工具
设计输入，综合，或模拟。
QuickLogic的
TM
变粒逻辑单元具有多达16个同步输入和5
可分割成五个独立的细胞的细胞内输出。每个单元都有一个扇
在29中，包括寄存器和控制线（见
科幻gure 3
).
WDATA
内存
模块
（ 1152位）
RDATA
WADDR
RADDR
内存
模块
（ 1152位）
WDATA
RDATA
图2 ： QuickRAM模块位
2
www.quicklogic.com
2002 QuickLogic公司
QL4058 QuickRAM数据手册Rev
产品概述
共有252 I / O引脚
244双向输入/输出引脚，符合PCI标准的5.0 V和3.3 V的公交车
-1 / -2 / -3 / -4速度等级
8个高驱动输入/分布式网络销
八低偏移的分布式网络
可用的逻辑单元触发器的时钟两个阵列时钟/控制网络，设置和重置
输入 - 每个驱动由一个只输入引脚
可用的逻辑单元F1六个全局时钟/控制网络，时钟，置位和复位输入
及输入和I / O寄存器时钟，复位和使能输入端以及输出使能
控制每个驱动仅输入或I / O引脚，或任何逻辑单元的输出或I / O单元
反馈
高性能硅
输入+逻辑单元+输出总延迟下6纳秒=
数据路径速度超过400 MHz的
计数器速度超过300 MHz的
FIFO速度超过160+ MHz的
2002 QuickLogic公司
www.quicklogic.com
3
QL4058 QuickRAM数据手册Rev
电气规格
AC特性在V
CC
= 3.3 V ， TA = 25 ° C（ K = 1.00 ）
为了计算延迟，从乘以相应的K系数
表10 ：工作范围
由
以下提供的表中的数字。
QS
A1
A2
A3
A4
A5
A6
QS
OP
B1
B2
C1
C2
MP
MS
D1
D2
E1
E2
NP
NS
F1
F2
F3
F4
F5
F6
QC
QR
AZ
OZ
QZ
NZ
FZ
图3： QuickRAM逻辑单元
表1：逻辑单元
符号
参数
1
t
PD
t
SU
t
H
t
CLK
t
CWHI
t
CWLO
t
SET
t
RESET
t
SW
t
RW
组合延迟
a
建立时间
a
保持时间
时钟到Q延迟
时钟高电平时间
时钟低电平时间
设置延时
复位延时
设置宽度
复位宽
1.4
1.7
0.0
0.7
1.2
1.2
1.0
0.8
1.9
1.8
传播延迟（ NS ）
扇出（5）
2
1.7
1.7
0.0
1.0
1.2
1.2
1.3
1.1
1.9
1.8
3
1.9
1.7
0.0
1.2
1.2
1.2
1.5
1.3
1.9
1.8
4
2.2
1.7
0.0
1.5
1.2
1.2
1.8
1.6
1.9
1.8
5
3.2
1.7
0.0
2.5
1.2
1.2
2.8
2.6
1.9
1.8
一。这些限制是从通过选择有代表性的最慢的路径衍生
QuickRAM逻辑单元包括典型的网络延迟。具体路径最坏情况下的延迟值应
从时间的特定设计的分析确定。
2002 QuickLogic公司
www.quicklogic.com
5
QL4058 - QuickRAM
TM
58000可使用的PLD门QuickRAM ESP结合性能，密度和嵌入式RAM
QL4058 - QuickRAM
D
EVICE
H
IGHLIGHTS
设备亮点
高性能&高密度
s
s
58000可用PLD盖茨与252个I / O
300 MHz的16位计数器， 400 MHz的数据路径，
160+ MHz的FIFO中
0.35微米的四层金属非易失性CMOS工艺
最小的芯片尺寸
18
内存
块
}
1,008
高速
逻辑单元
s
接口
图1. QuickRAM框图
高速嵌入式SRAM
s
18双端口RAM模块，组织用户config-
urable 1152位块
5ns的访问时间，每个端口可独立存取
快速effecient为FIFO ， RAM和ROM功能
A
体系结构的设计
O
概要
体系结构概述
s
s
易于使用/快速发展周期
s
100％的可路由100 ％的利用率，完整
引脚输出的稳定性
可变晶粒逻辑单元提供高性能和
100 ％的利用率
全面的设计工具包括高品质
的Verilog / VHDL综合
s
s
该QuickRAM系列静电除尘器（嵌入式标准
产品）提供FPGA逻辑，结合双核
端口SRAM模块。该QL4058是58000
在QuickRAM家庭的可用PLD门部件
静电除尘器。 QuickRAM静电除尘器被制造在一个0.35毫米
四层金属工艺采用QuickLogic公司的专利
ViaLink
TM
技术，以提供一种独特的组合
的高性能，高密度，低成本，和灰
极端的易于使用。
该QL4058包含1008个逻辑单元和18个双
端口RAM模块（参见图1） 。每个内存模块
具有1152的RAM位，总共20736位。内存
模块是双端口（一个读出端口，一个写端口）
并且可以被配置成四种模式之一： 64
（深） X18 （宽） ， 128x9 ， 256x4 ，或者512x2 （参见图 -
茜2）。最多204个I / O时， QL4058是
在208引脚PQFP ， 240引脚PQFP和456-可用
引脚PBGA封装。
设计人员可以级联多个内存模块
增加深度或宽度在单一的模块允许
通过相应的地址线连接在一起
和分割模块之间的话（参见图
3）。这种方法允许多达512个，深层的配置
系统蒸发散大到16位宽，在最小的Quick
RAM设备和44位宽的最大装置。
先进的I / O能力
s
s
接口与两个3.3伏和5.0螺栓装置
PCI兼容3.3V和5.0V总线为-1 / -2 / -3 / -4
速度等级
完整的JTAG边界扫描
注册的I / O单元有独立控制的时钟和
输出使
s
s
6-43
QL4058版本G
QL4058 - QuickRAM
TM
P
RODUCT
S
UMMARY
产品概述
产品概述
共有252 I / O引脚
s
244的双向输入/输出管脚，符合PCI标准为
5.0伏和3.3伏总线为-1 / -2 / -3 / -4速度等级
8个高驱动输入/分布式网络销
s
八低偏移的分布式网络
s
提供给两个逻辑阵列时钟/ controlnetworks
细胞触发器的时钟，置位和复位输入 - 每个驱动
与单纯输入引脚
可用的逻辑六个全局时钟/控制网络
小区F1 ，时钟，设置和复位输入端和所述输入端和I / O的
寄存器时钟，复位和使能输入端，以及输出
放使能控制 - 每一个只输入驱动由一个或I / O
销，或任何逻辑单元的输出或I / O单元的反馈
s
图2 QuickRAM模块
为彻底QuickRAM FAM-软件支持
随手，包括QL4016 ，可以通过两个
基本包。狱卒QuickWorks
TM
PACK-
时代提供了最完整的ESP软件解决方案
化从设计输入到逻辑综合，放置和
路线，进行仿真。的的QuickTools
TM
对于Worksat-
系统蒸发散包为设计人员提供了解决方案谁
采用Cadence ，示例，导师，顺式opsys ， Synplic-
性， Viewlogic系， Veribest或其他第三方工具
设计输入，综合，或模拟。
QuickLogic的变量粮逻辑单元可提供高达
到16的小区内同时输入和5出局
可分割成5个独立的细胞。
每个单元都有一个扇入29包括寄存器和
控制线（见图4） 。
高性能
s
s
s
s
在6 ns输入+逻辑单元+输出总延迟
数据路径速度超过400 MHz的
计数器速度超过300 MHz的
FIFO速度超过160+ MHz的
QS
A1
A2
A3
A4
A5
A6
OS
OP
B1
B2
C1
C2
MP
MS
D1
D2
E1
E2
NP
NS
F1
F2
F3
F4
F5
F6
QC
QR
AZ
WDATA
WADDR
内存
模块
（ 1152位）
RDATA
RADDR
OZ
QZ
NZ
FZ
内存
模块
WDATA
（ 1152位）
RDATA
图4.逻辑单元
图3. QuickRAM模块位
6-44
44
初步
