QL5064 QuickPCI数据表
66兆赫/ 64位PCI主/目标与嵌入式可编程
逻辑端口和双端口SRAM
1.0设备亮点
高性能的PCI控制器
64位/ 66 MHz的主/目标PCI
极其灵活，可配置
支持处理器少系统，以及0
控制器（自动向后
兼容于33 MHz或/和32位）
75 MHz的PCI接口支持
嵌入式系统
PCI V2.2规范合规
有三个可编程后端接口
64位总线/ 100 MHz的
提供完整的533 MB / s的PCI数据传输
速率（ 600 MB / s的频率为75MHz ）
等待状态突发所有已知的连接
8/16/32/64位处理器
包括非易失性芯片配置
数据总量定制
独立的PCI总线（ 66兆赫）和局部总线
（100 MHz）的时钟
所有的本地接口，控制和胶水逻辑可以
可在芯片上实现
“ PCI友好”的引脚简化了电路板布局，
支持4层的PCI板卡
先进的PCI功能
DMA链模式， DMA排队
先进的主DMA功能
可编程DMA通道仲裁
交易
四通道DMA掌握，再加上SPCI
（单PCI接入）模式
在主支持无限的突发和
目标模式
两个法师写FIFO和两个法师
读取FIFO中，每64深64位宽
针对读取和写入FIFO中的预取
读取和写入multipleposted
可编程中断控制器
在微处理器控制下I2O合规
16邮箱注册的消息传递和
SEMAPHORES
扩展配置空间允许
传递消息中断，
电源管理，和未来的PCI
增强支持
方案
SPCI （单PCI存取）模式可以启动
任何PCI主命令
DMA控制器通过PCI或可配置
后端
DMA链模式允许一个链表
DMA传输发生，而无需用户
介入
高性能PCI目标
发帖写FIFO提高性能
与排队交易
（最多16个队列写入）
任何BAR可以被定义为预可取出
支持六基址寄存器，
配置为存储器或IO
独特的“目标冲模式”使高
性能和非常低的开销
流传输数据到/从PCI
QL5064 QuickPCI数据表修订版D
1
QL5064 QuickPCI数据表
PCI扩展功能
支持配置空间从0X40到0x3FF
PCI扩展功能的支持
扩展ROM支持与后端存储
电源管理支持
紧凑型PCI热插拔/热插拔兼容
中断传递消息
船上的反熔丝指定的配置，外部EEPROM不需要
可编程逻辑
192可编程I / O引脚的456引脚或484引脚PBGA封装
74K门用的双端口RAM 11块（总共12672位）
250 MHz的16位计数器， 275 MHz的数据路径， 160 MHz的FIFOS
所有后端接口和胶合逻辑可以被实现
芯片
PCI总线 - 33/66/75 MHz的32/64位（数据和地址）
3 RECV
FIFO的
64深
4通道
DMA Ctrl键
3 XMIT
FIFO的
64深
PCI控制器
中断
MESSAGING
CONFIG 。
64
64
64
100 MHz接口
192用户I / O
高速逻辑单元
74K盖茨
可编程逻辑
12K位
双端口RAM
图1 ： QL5064框图
2
www.quicklogic.com
2002 QuickLogic公司
QL5064 QuickPCI数据表
2.0体系结构概述
在QuickLogic公司QuickPCI ESP （嵌入式标准产品）的QL5064器件系列提供了一个
完整的，可定制的PCI接口解决方案结合了可编程的74000系统门
逻辑。该装置可以免去设计人员担心PCI总线达标，但允许
为最大可能的PCI总线的带宽。
该装置的可编程逻辑部分从792 QuickLogic的逻辑单元，和11建
QuickLogic公司双端口RAM模块。可配置的RAM块可以在64x18分别经营， 128x9 ，
256x4或512x2模式。这些双端口RAM模块可以级联，以实现更深更广或
配置。它们也可以与逻辑单元相结合，形成的FIFO中。看到这样的RAM节
数据表以了解更多信息。
该QL5064器件包括一个完整的预先设计的PCI发起方/目标接口提供全面爆
模式传输，在每个时钟周期的32或64位。在66 MHz时，该器件提供了533支
兆字节/秒的数据传输率（ 66.6兆赫* 8每次传输的字节） 。在75兆赫的最大速度
（超过当前最高速度规格PCI ）的QL5064器件可实现600
兆字节/秒的数据传输率。 PCI接口是通过内部的可编程配置配置
位，因此无需外部EEPROM或内存是必要的。
该QL5064器件符合PCI 2.2电气和时序规范，并已得到了充分的硬件
测试。该器件还支持Win'98和PC'98标准。该QL5064器件功能3.3-
伏操作多伏兼容I / O操作。因此，它可以在3.3伏的唯一系统操作简便，为
以及混合3.3伏/ 10伏系统。它可以被放置在一个通用的信令PCI板。
各种各样的附加功能补充了QL5064器件。该装置的FPGA的侧面是
5伏和3.3伏的PCI兼容，并能够实现的FIFO在160兆赫的，而柜台
在250兆赫。 I / O引脚提供了独立控制的输出使能，专用输入/反馈
寄存器，以及边界扫描和测试完整的JTAG功能。此外， QL5064设备提供
非易失性，高安全性的设计，在上电时直接功能，以及一个自的好处
包含单芯片解决方案。
QL5064 QuickPCI数据表修订版D
3
QL5064 QuickPCI数据表
3.0应用
该QL5064器件支持PCI最大传输速率，因此许多应用程序存在这是理想
适合于该设备的高性能。高速数据通信，电信和
计算系统仅仅是一些在广泛的应用领域中，可以从高受益
高速PCI接口和可编程逻辑。
在PCI接口也可以作为一个PCI主机控制器。这可以通过胶合更少接口来实现
以最流行的8位/ 16 /32/ 64位微处理器。
4.0六FIFO中，以提高性能
PCI接口包括以下
6 FIFO缓冲器：
2 64×64 PCI主机发送缓冲器
2 64×64 PCI主接收缓冲器
1 16X64 PCI目标读/预取缓冲器
1 32×64 PCI目标写/发表缓冲区
所有FIFO缓冲器是72位宽（ 64位数据位+ 8位字节使能） 。 PCI发起模式缓冲区64
深，持续支持突发传输。提供了用于读取和PCI目标模式缓冲区
写操作的PCI目标，支持预取与读取配置寄存器。
所有的FIFO可以与独立的读写时钟工作，以使所述可编程逻辑设计
可在高达100兆赫（一个时钟异步的33/66 MHz的PCI时钟）接口到FIFO中。所有
数据同步完成的PCI核心。
发送FIFO中有充分的标志和接收FIFO都有空的标志。这两种类型的FIFO中有
可以使用可编程的状态标志来判断是否有发送侧FIFO几乎充满
或者这两个接收FIFO中几乎是空的。
QL5064 QuickPCI数据表修订版D
5
