128MB DDR SDRAM
修订历史
0版（ 1998年5月）
- 第一个版本的内部审查
版本0.1 （ 1998年6月）
- 增加了4倍组织
版本0.2 （SEP ， 1998年）
1.增加"Issue prcharge命令的device"作为电SQUENCE第四步的所有银行。
2.在掉电模式下的时序图， NOP条件加入到预充电电源关闭退出。
版本0.3 （月， 1998年）
- 增加了QFC功能。
-
加的直流电流值
- 减少I / O电容值
版本0.4 （ 1999年2月）
- 增加了DDR SDRAM的历史，以供参考（参见下页）
- 增加了低功率版本的DC规格
版本0.5 （APR ， 1999）
-Revised下面首先表现为JEDEC标准
- 增加
基于新的DC测试条件直流电流目标
版本0.6 （七月1,1999 ）
1.Modified分级政策
从
To
-Z （ 133Mhz的）
-Z （ 133Mhz的/ 266Mbps @ CL = 2 ）
-8 （ 125MHz的）
-Y （ 133Mhz/266Mbps@CL=2.5 ）
-0 （ 100Mhz的）
-0 （ 100Mhz的/ 200Mbps的@ CL = 2 ）
2.Modified下面的AC规格值
从。
-Z
TAC
tDQSCK
TDQSQ
TDS / TDH
tCDLR
*1
TPRE
*1
tRPST
*1
tHZQ
*1
*1
要。
-0
1ns的+/-
1ns的+/-
+/- 0.75ns
0.75纳秒
2.5tCK-tDQSS
1tCK +/- 1纳秒
TCK / 2 +/- 1纳秒
TCK / 2 +/- 1纳秒
-Z
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/- 0.75ns
-Y
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/- 0.75ns
-0
+/- 0.8ns
+/- 0.8ns
+/- 0.6ns
0.6纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/-0.8ns
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
2.5tCK-tDQSS
1tCK +/- 0.75ns
TCK / 2 +/- 0.75ns
TCK / 2 +/- 0.75ns
：改变描述方法相同的功能。这意味着，没有从以前的版本不同。
3.Changed以下AC参数符号
从。
要。
从CK / CK的输出数据的访问时间
tDQCK
TAC
版本0.61 （八月9,1999 ）
- 在第31页的改"write的一些值，支持自动precharge"表不同的银行。
断言
命令
老
读
读+ AP
*1
法律
法律
对于不同的银行
3
新
违法
违法
老
法律
法律
4
新
违法
违法
- 2 -
REV 。 1.0月。 2. 2000
128MB DDR SDRAM
修订历史（续）
版本0.7 （ 2000年3月）
- 改变了128Mb的规格从目标到初步的版本。
- 改变partnames如下。
从
KM44L32031BT-G(L)Z/Y/0
KM48L16031BT-G(L)Z/Y/0
KM416L8031BT-G(L)Z/Y/0
- 改变输入电容。规格。
从
CK / CK
DQ / DQS / DM
命令/地址
2.5pF的的3.5pF
4.0pF 5.5pF
2.5pF的的3.5pF
to
2.0pF 3.0pF W /三角洲Cin的电容是0.25 pF =
4.0pF 5.0pF W / Cin的德尔塔值为0.5pF =
2.0pF 3.0pF与达美Cin的=在0.5pF
to
K4H280438B-TC(L)A2/B0/A0
K4H280838B-TC(L)A2/B0/A0
K4H281638B-TC(L)A2/B0/A0
- 改变运行状态。
从
VIL / VIH （ AC ）
V
IL
/V
IH
（DC）的
VREF +/- 0.35V
VREF +/- 0.18V
to
VREF +/- 0.31V
VREF +/- 0.15V
- 增加了过冲/下冲规范
。 VIH （最大值） = 4.2V时，过冲电压的持续时间是
≤
为3ns在VDD 。
。 VIL（分） = - 1.5V ，过冲电压持续时间
≤
为3ns的VSS 。
- 改变AC参数如下。
从
TDQSQ
TDV
tQH
THP
- 增加了直流规范值。
+/- 0.5 （ PC266 ） ， ±0.6 （ PC200 ）
+/- 0.35tCK
-
-
to
+0.5 （ PC266 ） ， 0.6 （ PC200 ）
-
tHPmin - 0.75ns （ PC266 ）
tHPmin - 1.0ns （ PC200 ）
tCLmin或tCHmin
新定义
删除
新定义
评论
版本0.71 （ 2000年4月）
- 修正了一个错字的tRAS的在133Mhz的/ CL2.5从48ns T0为45nS 。
- 修正了在"General Information"表中的错字从64Mx4到8Mx16 。
版本0.72 （ 2000年5月）
-
改变DC规格产品&试验条件
版本0.73 （ 2000年6月）
-
添加更新的直流规范值
-
在AC参数删除tDAL
1.0版（ 2000年11月）
-
消除"preliminary"
- 3 -
REV 。 1.0月。 2. 2000
128MB DDR SDRAM
目录
修订历史
一般信息
1.主要特点
1.1特性
1.2工作频率
2.封装引脚&尺寸
2.1包装Pintout
2.2输入/输出功能说明
2.3 66引脚的TSOP （II） / MS- 024FC包的物理尺寸
3.功能描述
3.1简化的状态图
3.2基本功能
3.2.1上电排序
3.2.2模式寄存器定义
3.2.2.1模式寄存器设置（ MRS）
3.2.2.2扩展模式寄存器设置（ EMRS ）
2
9
10
10
10
11
11
12
13
14
14
15
15
16
16
18
19
19
20
20
20
21
21
22
23
23
24
25
3.2.3预充电
3.2.4无操作（ NOP ） &设备取消
3.2.5行活动
3.2.6读取银行
3.2.7写银行
对于DDR SDRAM 3.3基本功能
3.3.1突发读操作
3.3.2突发写操作
3.3.3读通过读中断
3.3.4读取写&突发停止追访
3.3.5读通过预充电中断
3.3.6写一个写中断
- 4 -
REV 。 1.0月。 2. 2000
128MB DDR SDRAM
3.3.7写一个读& DM中断
3.3.8写一个预充电& DM中断
3.3.9突发停止
3.3.10 DM屏蔽
3.3.11阅读自动预充电
3.3.12写带自动预充电
3.3.13自动刷新&自我刷新
3.3.14掉电
26
27
28
29
30
31
32
33
34
4.命令真值表
5.功能真值表
6.绝对最大额定值
7.直流工作条件&规格
7.1 DC工作条件
7.2直流规范
8.交流工作条件& Timming规格
8.1交流工作条件
8.2交流Timming参数&规格
9. AC运行试验条件
10.输入/输出电容
11. IBIS ： I / V特性的输入和输出缓冲器
11.1强度普通司机
11.2半强度的驱动程序（将包含在将来）
12. QFC功能
QFC定义
在读操作QFC timming
与tDQSSmax写操作QFC timming
与tDQSSmin写操作QFC timming
对于中断的写操作QFC timming例子
35
40
40
41
42
42
43
45
45
46
46
48
时序图
49
49
49
50
50
51
52
- 5 -
REV 。 1.0月。 2. 2000
