集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
F
EATURES
两个LVDS输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持下列输出频率： 156.25MHz ，
125MHz的，中的62.5MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 156.25MHz ，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.41ps （典型值）
全2.5V供电模式
-40 ° C至85°C的工作环境温度
有两种，标准及RoHS /无铅兼容
套餐
G
ENERAL
D
ESCRIPTION
该ICS844002I - 01是2 LVDS输出
合成优化，产生以太网
HiPerClockS
参考时钟的频率，并且是MEM-
在HiPerClocks的误码率
Tm值
家庭高
高性能时钟解决方案，从ICS 。利用
为25MHz ， 18pF之并联谐振晶体，以下
频率可以基于该2频率生成
选择引脚（ F_SEL [ 1 ： 0 ] ） ： 156.25MHz ， 125MHz的和
中的62.5MHz 。该ICS844002I -01采用ICS “ 3
rd
GENERATION
低相位噪声的VCO技术，能实现<1ps
典型RMS相位抖动，轻松满足以太网抖动
要求。该ICS844002I -01封装在一个小
20引脚TSSOP封装。
IC
S
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
F_SEL1 F_SEL0
0
0
1
1
0
1
0
1
M分频器
价值
25
25
25
未使用
N分频器
价值
4
5
10
输出频率（ MHz）的
（ 25MHz的参考）
156.25
125
62.5
未使用
P
IN
A
SSIGNMENT
nc
V
DDO
Q0
nQ0
MR
nPLL_SEL
nc
V
DDA
F_SEL0
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
Q1
nQ1
GND
V
DD
nXTAL_SEL
REF_CLK
XTAL_IN
XTAL_OUT
F_SEL1
ICS844002I-01
B
LOCK
D
IAGRAM
F_SEL [1 ：0]的
下拉
nPLL_SEL
下拉
REF_CLK
下拉
25MHz
2
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
G封装
顶视图
Q0
1
1
XTAL_IN
OSC
XTAL_OUT
nXTAL_SEL
下拉
0
相
探测器
VCO
625MHz
(w/25MHz
参考）
F_SEL [1 ：0]的
0 0 ÷4
0 1 ÷5
1 0 ÷10
1未使用
nQ0
0
Q1
nQ1
M = 25 （固定）
MR
下拉
844002AGI-01
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
TYPE
描述
无连接。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
PLL和REF_CLK作为输入给除法器之间进行选择。
下拉低电平时，选择PLL （锁相环使能） 。当HIGH ，取消选择
参考时钟（ PLL旁路） 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
下拉LVCMOS / LVTTL时钟输入。
CR石英晶体或REF_CLK输入作为PLL的参考与选择
下拉来源。选择低时， XTAL输入。选择REF_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
电源接地。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 7
2, 20
3, 4
5
名字
nc
V
DDO
Q0 ， nQ0
MR
未使用
动力
OUPUT
输入
6
8
9, 11
10, 16
12, 13
14
15
17
18, 19
nPLL_SEL
V
DDA
F_SEL0,
F_SEL1
V
DD
XTAL_OUT ，
XTAL_IN
REF_CLK
nXTAL_SEL
GND
NQ1 ， Q1
输入
动力
输入
动力
输入
输入
输入
动力
产量
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
kΩ
844002AGI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
最大
2.625
2.625
2.625
85
9
70
单位
V
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
REF_CLK ， MR，
输入
F_SEL0 ， F_SEL1 ，
HIGH CURRENT
nPLL_SEL ， nXTAL_SEL
REF_CLK ， MR，
输入
F_SEL0 ， F_SEL1 ，
低电流
nPLL_SEL ， nXTAL_SEL
测试条件
V
DD
= 2.5V
V
DD
= 2.5V
V
DD
= V
IN
= 2.625V
最小典型
1.7
-0.3
最大
V
DD
+ 0.3
0.7
150
单位
V
V
A
I
IL
V
DD
= 2.625V, V
IN
= 0V
-150
A
T
ABLE
3C 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
0.7
测试条件
最低
240
40
1.1
50
1.5
典型
最大
550
单位
mV
mV
V
mV
844002AGI-01
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
测试条件
最低
22.4
典型
25
最大
27.2
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
基本
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
参数
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
250
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
最低
140
11 2
56
5
0.41
0.44
0.47
550
52
典型
最大
170
136
68
20
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
ODC
输出占空比
48
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
844002AGI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
T
YPICAL
P
HASE
N
OISE
AT
156.25MH
Z
0
-10
-20
-30
-40
-50
-60
以太网过滤器
156.25MHz
RMS相位抖动（随机）
1.875MHz到20MHz = 0.41ps （典型值）
N
OISE
P
OWER
dBc的
Hz
-70
-80
-90
-100
-110
原始相位噪声数据
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
相位噪声加入结果
以太网过滤原始数据
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
844002AGI-01
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
F
EATURES
两个LVDS输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持下列输出频率： 156.25MHz ，
125MHz的，中的62.5MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 156.25MHz ，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.41ps （典型值）
全2.5V供电模式
-40 ° C至85°C的工作环境温度
有两种，标准及RoHS /无铅兼容
套餐
G
ENERAL
D
ESCRIPTION
该ICS844002I - 01是2 LVDS输出
合成优化，产生以太网
HiPerClockS
参考时钟的频率，并且是MEM-
在HiPerClocks的误码率
Tm值
家庭高
高性能时钟解决方案，从ICS 。利用
为25MHz ， 18pF之并联谐振晶体，以下
频率可以基于该2频率生成
选择引脚（ F_SEL [ 1 ： 0 ] ） ： 156.25MHz ， 125MHz的和
中的62.5MHz 。该ICS844002I -01采用ICS “ 3
rd
GENERATION
低相位噪声的VCO技术，能实现<1ps
典型RMS相位抖动，轻松满足以太网抖动
要求。该ICS844002I -01封装在一个小
20引脚TSSOP封装。
IC
S
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
F_SEL1 F_SEL0
0
0
1
1
0
1
0
1
M分频器
价值
25
25
25
未使用
N分频器
价值
4
5
10
输出频率（ MHz）的
（ 25MHz的参考）
156.25
125
62.5
未使用
P
IN
A
SSIGNMENT
nc
V
DDO
Q0
nQ0
MR
nPLL_SEL
nc
V
DDA
F_SEL0
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
Q1
nQ1
GND
V
DD
nXTAL_SEL
REF_CLK
XTAL_IN
XTAL_OUT
F_SEL1
ICS844002I-01
B
LOCK
D
IAGRAM
F_SEL [1 ：0]的
下拉
nPLL_SEL
下拉
REF_CLK
下拉
25MHz
2
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
G封装
顶视图
Q0
1
1
XTAL_IN
OSC
XTAL_OUT
nXTAL_SEL
下拉
0
相
探测器
VCO
625MHz
(w/25MHz
参考）
F_SEL [1 ：0]的
0 0 ÷4
0 1 ÷5
1 0 ÷10
1未使用
nQ0
0
Q1
nQ1
M = 25 （固定）
MR
下拉
844002AGI-01
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
TYPE
描述
无连接。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
PLL和REF_CLK作为输入给除法器之间进行选择。
下拉低电平时，选择PLL （锁相环使能） 。当HIGH ，取消选择
参考时钟（ PLL旁路） 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
下拉LVCMOS / LVTTL时钟输入。
CR石英晶体或REF_CLK输入作为PLL的参考与选择
下拉来源。选择低时， XTAL输入。选择REF_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
电源接地。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 7
2, 20
3, 4
5
名字
nc
V
DDO
Q0 ， nQ0
MR
未使用
动力
OUPUT
输入
6
8
9, 11
10, 16
12, 13
14
15
17
18, 19
nPLL_SEL
V
DDA
F_SEL0,
F_SEL1
V
DD
XTAL_OUT ，
XTAL_IN
REF_CLK
nXTAL_SEL
GND
NQ1 ， Q1
输入
动力
输入
动力
输入
输入
输入
动力
产量
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
kΩ
844002AGI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
最大
2.625
2.625
2.625
85
9
70
单位
V
V
V
mA
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
REF_CLK ， MR，
输入
F_SEL0 ， F_SEL1 ，
HIGH CURRENT
nPLL_SEL ， nXTAL_SEL
REF_CLK ， MR，
输入
F_SEL0 ， F_SEL1 ，
低电流
nPLL_SEL ， nXTAL_SEL
测试条件
V
DD
= 2.5V
V
DD
= 2.5V
V
DD
= V
IN
= 2.625V
最小典型
1.7
-0.3
最大
V
DD
+ 0.3
0.7
150
单位
V
V
A
I
IL
V
DD
= 2.625V, V
IN
= 0V
-150
A
T
ABLE
3C 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
0.7
测试条件
最低
240
40
1.1
50
1.5
典型
最大
550
单位
mV
mV
V
mV
844002AGI-01
www.icst.com/products/hiperclocks.html
3
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
测试条件
最低
22.4
典型
25
最大
27.2
50
7
1
单位
兆赫
Ω
pF
mW
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
基本
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
参数
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
250
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
最低
140
11 2
56
5
0.41
0.44
0.47
550
52
典型
最大
170
136
68
20
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
ODC
输出占空比
48
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
844002AGI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月5日
集成
电路
系统公司
ICS844002I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
T
YPICAL
P
HASE
N
OISE
AT
156.25MH
Z
0
-10
-20
-30
-40
-50
-60
以太网过滤器
156.25MHz
RMS相位抖动（随机）
1.875MHz到20MHz = 0.41ps （典型值）
N
OISE
P
OWER
dBc的
Hz
-70
-80
-90
-100
-110
原始相位噪声数据
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
相位噪声加入结果
以太网过滤原始数据
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
844002AGI-01
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月5日
FEMTOCLOCKS- CRYSTAL - TO -
LVDS频率合成器
ICS844002I-01
特点
两个差分LVDS输出
可选晶体振荡器接口或
单端LVCMOS / LVTTL输入
支持以下输出频率： 156.25MHz ，
125MHz的，中的62.5MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 156.25MHz ，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.41ps （典型值）
全2.5V供电模式
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
一般
描述
该ICS844002I - 01是2的输出LVDS合成
优化生成以太网参考时钟
HiPerClockS
的频率，并且是HiPerClocks的成员
TM
家庭由IDT高性能时钟解决方案。
使用25MHz的， 18pF之并联谐振晶体，该
以下的频率可以基于2个频率生成
选择引脚（ F_SEL [ 1 ： 0 ] ） ： 156.25MHz ， 125MHz的和中的62.5MHz 。该
ICS844002I -01采用IDT的3
rd
代低相位噪声VCO
技术，可以实现<1ps典型均方根相位抖动，很容易
满足以太网抖动要求。该ICS844002I -01
封装在一个小型20引脚TSSOP封装。
ICS
框图
F_SEL [1 ：0]的
下拉
PLL_SEL
下拉
F_SEL [1 ：0]的
0 0 ÷4
0 1 ÷5
1 0 ÷10
1未使用
2
Q0
1
Q0
引脚分配
nc
V
DDO
Q0
Q0
MR
PLL_SEL
nc
V
DDA
F_SEL0
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
Q1
Q1
GND
nc
XTAL_SEL
REF_CLK
XTAL_IN
XTAL_OUT
F_SEL1
REF_CLK
下拉
25MHz
1
XTAL_IN
OSC
XTAL_OUT
XTAL_SEL
下拉
0
相
探测器
VCO
625MHz
(w/25MHz
参考）
0
Q1
Q1
M = 25 （固定）
MR
下拉
ICS844002I-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.925毫米
包体
G封装
顶视图
IDT / ICS
LVDS频率合成器
1
ICS844002AGI -01 REV 。 2007年9月28日
ICS844002I-01
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
表1.引脚说明
数
1, 7
2, 20
3, 4
名字
nc
V
DDO
Q0, Q0
动力
产量
TYPE
未使用
描述
无连接。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分频器复位
使真实输出QX变低和反相输出端QX变高。
当逻辑低电平时，内部分隔和输出被使能。
LVCMOS / LVTTL接口电平。
PLL和REF_CLK作为输入给除法器之间进行选择。当低，
选择锁相环（ PLL使能） 。当HIGH ，取消选择的参考时钟（ PLL
绕道） 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
下拉
频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
下拉
下拉
非反相差分时钟输入。
晶体或REF_CLK输入作为PLL的参考源之间进行选择。
选择低时， XTAL输入。选择REF_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
无连接。
电源接地。
差分输出对。 LVDS接口的水平。
5
MR
输入
下拉
6
8
9,
11
10
12,
13
14
15
16
17
18, 19
PLL_SEL
V
DDA
FSEL0,
F_SEL1
V
DD
XTAL_OUT
,
XTAL_IN
REF_CLK
XTAL_SEL
nc
GND
Q1, Q1
输入
动力
输入
动力
输入
输入
输入
未使用
动力
产量
下拉
注意：
下拉
指的是内部的输入电阻。参照表2 ，
引脚特性，
为典型值。
表2.引脚特性
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
k
IDT / ICS
LVDS频率合成器
2
ICS844002AGI -01 REV 。 2007年9月28日
ICS844002I-01
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
绝对最大额定值
注：如果运行条件超出了那些在上市
绝对最大额定值
可能对器件造成永久性损坏。
这些评价只强调规范。产品在这些条件或超出任何条件的功能操作
在这些上市
直流特性和交流特性
是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
项
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
等级
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
DC电气特性
表3A 。直流电源的特点，
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40 ° C至85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
最大
2.625
2.625
2.625
98
12
98
单位
V
V
V
mA
mA
mA
表3B 。 LVCMOS / LVTTL DC特性，
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40 ° C至85°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入高电流
REF_CLK ， MR，
FSEL0 ， FSEL1 ，
PLL_SEL ， XTAL_SEL
REF_CLK ， MR，
FSEL0 ， FSEL1 ，
PLL_SEL ， XTAL_SEL
测试条件
2.5V
2.5V
V
DD
= V
IN
= 2.625V
最低
1.7
-0.3
典型
最大
V
DD
+ 0.3
0.7
150
单位
V
V
A
I
IL
输入低电平电流
V
DD
= 2.625V, V
IN
= 0V
-5
A
IDT / ICS
LVDS频率合成器
3
ICS844002AGI -01 REV 。 2007年9月28日
ICS844002I-01
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
表3C 。 LVDS直流特性，
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40 ° C至85°C
符号
V
OD
V
OD
V
OS
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
0.7
测试条件
最低
240
40
1.1
50
1.5
典型
最大
550
单位
mV
mV
V
mV
表4.晶体特性
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
22.4
测试条件
最低
典型
基本
25
27.2
50
7
1
兆赫
最大
单位
pF
mW
AC电气特性
表5. AC特性，
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40 ° C至85°C
参数符号
f
OUT
TSK （ O）
tjit （ θ ）
t
R
/ t
F
ODC
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
250
48
测试条件
FSEL [1： 0] = 00
FSEL [1： 0] = 01
FSEL [1：0 ] = 10
最低
140
112
56
5
0.41
0.44
0.47
550
52
典型
最大
170
136
68
20
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
IDT / ICS
LVDS频率合成器
4
ICS844002AGI -01 REV 。 2007年9月28日
ICS844002I-01
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
典型相位噪声为156.25MHz
-10
-20
-30
-40
-50
-60
dBc的
Hz
-70
-80
-90
-100
156.25MHz
RMS相位抖动（随机）
1.875MHz到20MHz = 0.41ps （典型值）
噪声功率
-110
-120
-130
-140
原始相位噪声数据
-160
-170
-180
-190
1k
10k
100k
-150
相位噪声加入的结果
以太网过滤原始数据
1M
0
Ehternet过滤器
10M
100M
OFFSET频率（Hz ）
IDT / ICS
LVDS频率合成器
5
ICS844002AGI -01 REV 。 2007年9月28日
