绘制完原理图后，Q13MC4051000412需要测试电路原理图信号的正确性，这可以通过检验电气规则来检查电路中是否有电气特性不一致的情况，如某个输出引脚连接到另一个输出引脚就会造成信号冲突，元件标号有没有出现重复等。选择“Tools”工具菜单中的ERC电气规则检查项，将出现“Setup Electrical Rule Check”对话框，如图5.43所示。

   图5.43  “Setup Electrical Rule Check”对话框

   对话框中的参数如下：

   “Multiple net names on net”：该项检测是否同一网络上存在多个网络标号。

   “Unconnected net labels”：该项对存在未实际连接的网络标号，给出错误报告。

   “Unconnected power objects”：该项对电路中存在未连接的电源或接地符号时，给出错误报告。

   “Duplicate sheet designator”：该项对电路图中出现图纸编号相同的情况，给出错误报告。

   “Duplicate component designator“：该项对电路中元件标号重复的情况给出错误报告。

   “Bus label format errors”：该项对电路图中存在总线标号格式错误的情况给出错误报告。

   正确的BUS格式，如D[0—7]代表单独的网络标号D0~D7。

   “Floating input pins”：该项对电路中存在输入管脚悬空的情况给出错误报告。

   “Suppress wammg”：选中此复选框，则进行ERC检测时将跳过所有的警告型错误。

   “Create report file”：选中此复选框，则进行ERC检测后，将给出检测报告木．ERC。

   “Add erro，ma．ks”：选中此复选框，则进行ERC检测后，将在电路图上有错的地方放上红色错误标记。

   “De。cend into。heet parts”：选中此复选框，设定检查范围是否深入元件内部电路。

   “Sheets to Netlist'’下拉列表框。用于选择检查的范围，“Active Sheets”当前电路图、“Ac-tive Project”当前项目文件、“Active Sheet Plus Sub Sheets”当前的电路图与子图。

   “Net Identifie，Scope”下拉列表框。用来设置进行ERC检测时，各图件的作用范围。“NetLabel。and Ports Global”代表网络标号和电路I/O端口在整个项目文件中的所有电路图中都有效；“Only Ports Global”代表只有I/O端口在整个项目丈件中有效；“Sheet Symbol/Port Connec-tions”代表在子图符号I/O端口与下一层的电路I/O端口同名时，二者在电气上相通。

   选中所要检查的选项，然后单击“OK”按钮。ERC报告会按照用户的设置以及问题的严重性分别用错误( Error)或警告(Waming)信息来提示，并在原理图上发生错误的位置放置红色的符号，根据提示对原理图作出修改并重新进行电气规则检查，直至没有错误( Error)为止。