AA2214VR41S-W2-AMT

   用EBIC像测定闩锁通路的原理如下：在被测电路电源端施加大于正常偏压的适当电压，这个电压实际加在P阱和衬底之间，使其反向漏电增加，它还不足以触发闩锁，但却可大大提高电路的闩锁灵敏度。扫描电镜工作时，高能电子束激发的EBIC与上述反向漏电流叠加，当其在P阱或衬底的寄生电阻上的压降超过寄生三极管E-B绪正向导通电压时，就会引起寄生晶体管导通，导致电路出现闩锁。在闩锁的通路中，电压下降并有大电流通过，存在晶闸管效应的通路在EBIC像中呈现亮区，根据电路相应版图便可确定发生闩锁的具体部位。改变入射电子束能量或改变P阱与衬底间的注入电流，便可判断电路内部各闩锁结构的触发灵敏度。

   抑制闩锁效应的主要方法是切断触发通路和降低其灵敏度，不使寄生晶体管工作或降低寄生晶体管电流放大系数。

   采用SOSlCMOS工艺在绝缘层衬底上生长一层单晶硅外延层，管结构，防止闩锁的发生。用保护环抑制闩锁效应是一种有效方法，降低横向电阻和横向电流密度。这是利用扫描电镜(SEM)的电子束感生电流(EBIC)像来对CMOS IC进行分析，可确定发生闩锁的具体通路。当高能电子束入射到有PN结势垒的半导体样品上时，将产生大量电子一空穴对。在势垒区两边的一个扩散长度内，产生的自由载流子能扩散到势垒区。受内部自建场的作用，空穴被拉向P区，电子被拉向N区，从而在势垒区两边产生电荷的积累和束感生电势，将束感生电势引出，经放大后调制显像管亮度，便获得电子束感生电势像。若将PN结短路，就形成电子束感生电流像。