过冲与下冲来源于走线过长或者信号变化太快两方面原因。虽然大多数元器仵接收端有输入二极管保护,但有时这些过冲电平会远远超过元器件电源电压范围,损坏元器件。 MC56F8013VFAE

   串扰表现为在一根信号线上有信号通过时,在PCB与之相邻的信号线上就会感应出相关的信号。信号线距离地线越近,线间距越大,产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解决串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。

   如果设计中信号有高速跳变的边沿,就必须考虑到在PCB上存在传输线效应的问题。现在普遍使用的具有很高时钟频率的快速℃更是存在这样的问题。解决这个问题有一些基本原则:如果采用CMOS或T儿电路进行设计,工作频率小于10MHz,布线长度应该不大于7in(1血=2.~s0cm)。工作频率在50MHz,布线长度应不大于1.5h。如果工作频率达到或超过75MHz,布线长度应在hn。对于CaAs芯片最大的布线长度应为0.3h。如果超过这个标准,就存在传输线效应的问题。

   解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根线的布线顺序及布线结构。当使用高速逻辑器件时,除非走线分支长度保持很短,否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下,PCB走线采用两种基本拓扑结构,即菊花链(D缸叩Ch乩n)布线和星形(⒊ar)布线。

   电磁辐射产生的问题,包含过量的电磁辐射及对电磁辐射的敏感性两方面。电磁辐射干扰表现为当数字系统加电运行时,会对周围环境辐射电磁波,从而干扰周围环境中电子设各的正常工作。它产生的主要原因是,电路工作频率太高及布局布线不合理。目前已有进行EMI仿真的软件工具,但EMI仿真器都很昂贵,仿真参数和边界条件设置又很困难,这将直接影响仿真结果的准确性和实用性。最

常用的做法是将控制EMI的各项设计规则应用在设计的每一环节,实现在设计各个环节上按照规则驱动和控制。