LTM9012
应用信息
时钟PLL和占空比稳定器
编码时钟乘以一个内部锁相环
环（PLL ），以产生串行的数字输出数据。如果
编码信号改变频率或截止时，PLL
需要25μs的锁定到输入时钟。
时钟占空比稳定器电路允许的占空比
所施加的旋转编码器信号，以改变从30％至70％。
在串行编程模式中，可以用来关闭
占空比稳定器，但不建议这样做。在
并行编程模式的占空比稳定器
始终处于启用状态。
数字输出
在LTM9012的数字输出为串行LVDS
信号。每个通道输出两个位在同一时间（ 2车道
模式）。以较低的采样率是，每个信一比特
NEL选项（ 1车道模式） 。该数据可以与被序列
16-， 14- ，或12位的序列（参见时序图
有关详细信息） 。需要注意的是，12位序列号的两个LSB
所不具备的，此模式包括的兼容性
与潜在的12位版本的这些部分。
的输出数据应该在上升沿和下降沿锁存
数据时钟输出（ DCO ）的边缘。一个数据帧输出
（FR ）可以被用于确定何时从一个新的数据
转换结果的开始。在2车道， 14位序列号
模式，对FR输出的频率被减半。
最大串行数据速率为数据输出端是1Gbps的，
因此，ADC的最大采样率将取决于
序列化方式，以及的速度等级
模数转换器（见表1） 。最小采样速率为所有seri-
alization模式是5Msps的符号。
默认情况下，输出为标准的LVDS电平： 3.5毫安
输出电流和1.25V的输出共模电压
年龄。外部100Ω差分端接电阻
需要为每个LVDS输出对。终止
电阻应尽可能靠近尽可能地
LVDS接收器。
输出由OV供电
DD
这是从分离
A / D转换的核心动力。
可编程LVDS输出电流
默认的输出驱动电流为3.5毫安。该电流
可通过控制寄存器A2在串行亲来调节
编程模式。可目前的水平1.75毫安，
2.1毫安， 2.5毫安， 3毫安， 3.5毫安， 4mA到4.5毫安。在
并行编程模式， SCK引脚可选择
3.5毫安或1.75毫安。
表1.最高采样频率为所有序列模式。采样频率为潜在的慢速等级
不能超过F
样品（MAX）
.
SERIALIZATION模式
2-Lane
2-Lane
2-Lane
1-Lane
1-Lane
1-Lane
16位序列号
14位序列号
12位序列号
16位序列号
14位序列号
12位序列号
最大采样
频率f
S
（兆赫）
,
125
125
125
62.5
71.4
83.3
DCO频率
4 f
S
3.5 f
S
3 f
S
8 f
S
7 f
S
6 f
S
FR频率
f
S
0.5 f
S
f
S
f
S
f
S
f
S
串行数据速率
8 f
S
7 f
S
6 f
S
16 f
S
14 f
S
12 f
S
9012f
16
