位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第358页 > CYD18S72V-100BBI > CYD18S72V-100BBI PDF资料 > CYD18S72V-100BBI PDF资料2第1页
CYD04S72V
CYD09S72V
CYD18S72V
FLEx72 3.3 V 64 K / 128 K / 256 K＆times 72
同步双端口RAM
特点
■
■
■
■
■
■
■
功能说明
该FLEx72系列包括4兆， 9兆和18兆比特流水线，
同步，真正的双端口静态RAM是高速，
低功耗3.3 V CMOS 。提供两个端口，允许
独立，同时访问内存中的任何位置。
通过多个端口写入到相同的位置的结果
在同一时间是不确定的。对控制寄存器，地址和
数据线允许的最小的建立时间和保持时间。
在读取操作期间，数据被登记为下降周期
时间。每个端口包含在输入地址的突发计数器
注册。后从外部装入计数器的初始
地址时，计数器将递增内部地址（多
详情如下） 。内部写脉冲宽度是独立的
在R / W输入信号的持续时间。内部写脉冲是
自定时，以允许尽可能短的周期时间。
在CE0高或低的CE1上一个时钟周期意志力
向下的内部电路，以降低静电力
消费。一个周期芯片使断言是必需的
重新激活该输出。
其他功能还包括：突发柜台内的回读
在地址线的地址值，反掩码寄存器
控制计数器环绕，计数器中断（ CNTINT ）
标志上的地址线屏蔽寄存器值回读，
重发功能，中断标志信息传递，
为JTAG边界扫描和异步主复位
（ MRST ） 。
该CYD18S72V设备具有有限的功能。请参阅
表3第8页
了解详细信息。
真正的双端口存储器单元，允许同时访问
相同的内存位置
同步流水线操作
家庭4兆， 9兆和18兆设备
流水线输出模式，可实现快速操作
0.18微米complmentary金属氧化物半导体
（ CMOS）的最佳速度和功率
高速时钟对数据的访问
3.3 V低功耗
主动低至225毫安（典型值）
待机低至55 mA（一般）
邮箱功能，消息传递
全球主复位
独立的字节使能在两个端口
商用和工业温度范围
IEEE 1149.1兼容的联合测试行动组（ JTAG ）
边界扫描
484球精细间距球栅阵列（ FBGA ）（1毫米间距）
无铅封装可供选择
围绕控制柜保鲜膜
内部屏蔽寄存器控制计数器环绕式
反中断标志位来表示回绕
内存块重传操作
对地址线反回读
对地址线屏蔽寄存器回读
双芯片使两个端口，方便扩展深度
无缝迁移到下一代双端口系列
■
■
■
■
■
■
■
■
■
■
■
■
无缝迁移到下一代双端口
家庭
赛普拉斯提供了一个迁移路径的所有设备的
在双端口家族与兼容下一代设备
足迹。请联系赛普拉斯销售更多详情
.
表1.产品选择指南
密度
产品型号
马克斯。速度（MHz ）
马克斯。存取时间的时钟数据（纳秒）
典型工作电流（mA ）
包
4-Mbit
（ 64K X 72 ）
CYD04S72V
167
4.0
225
484球FBGA
23毫米X 23毫米
9-Mbit
（ 128K X 72 ）
CYD09S72V
133
4.4
350
484球FBGA
23毫米X 23毫米
18-Mbit
（ 256K X 72 ）
CYD18S72V
133
5.0
410
484球FBGA
23毫米X 23毫米
赛普拉斯半导体公司
文件编号： 38-06069牧师* L
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年5月25日
[+ ]反馈
