位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第873页 > CY14E256LA-SZ45XI > CY14E256LA-SZ45XI PDF资料 > CY14E256LA-SZ45XI PDF资料2第11页
CY14E256LA
图5. SRAM读周期2： CE和OE控制
[17, 18]
地址
地址有效
t
RC
t
ACE
CE
t
AA
t
LZCE
OE
t
LZOE
数据输出
高阻抗
t
PU
待机
活跃
输出数据有效
t
PD
t
美国能源部
t
HZOE
t
HZCE
I
CC
图6. SRAM写周期＃ 1 ：我们控制
[18, 19, 20]
t
WC
地址
地址有效
t
SCE
CE
t
AW
t
PWE
WE
t
SA
t
SD
数据输入
t
HZWE
数据输出
以前的数据
t
HD
输入数据有效
t
LZWE
高阻抗
t
HA
图7. SRAM写周期2： CE受控
[18, 19, 20]
t
WC
地址
t
SA
CE
t
PWE
WE
t
SD
数据输入
数据输出
输入数据有效
高阻抗
t
HD
地址有效
t
SCE
t
HA
记
17.我们必须为高电平期间SRAM读周期。
18. HSB必须在读取和写入周期保持高电平。
19.如果WE为低时， CE变低时，输出保持在高阻抗状态。
20. CE或我们必须> V
IH
在地址转换。
文件编号： 001-54952修订版* F
第11页共19
[+ ]反馈
