ATmega128
拉和巴士 -
管理人
在AD7上拉：如果相应的端口寄存器写入0端口可能被激活
1 。以减少睡眠模式下的功耗，则建议通过禁用上拉
写端口寄存器为零进入睡眠之前。
该XMEM接口还提供了总线保持在AD7 ： 0的行。巴士老板可以显示
体健和如描述于软件使能
“外部存储器控制寄存器B - XMCRB ”
在第33页。
当启用时，该总线保持将确保在规定的逻辑电平（零或一）
AD7 ： 0的总线，当这些线路本来是三态的XMEM接口。
定时
外部存储设备具有不同的时序要求。为了满足这些要求，则
ATmega128的XMEM接口提供了四个不同的等待状态，如图
表4 。
这一点很
坦选择状态等待之前首先要考虑外部存储装置的定时规格
状态。最重要的参数是相对于外部存储器的存取时间
ATmega128的的建立要求。对外部存储器的访问时间为
从接收到片选/地址到数据的这个地址实际上是要时间
驱动总线上。访问时间不能大于ALE脉冲的时间必须
置为低电平时读取序列，直到数据稳定（见T
LLRL
+ t
RLRH
- t
DVRH
表137
通过在328页的表144 - 330）。不同的等待状态设置软件。作为一个
附加的功能，也能够划分外部存储器空间中的两个扇区与individ-
UAL等待状态设置。这使得有可能与连接两个不同的存储器设备
不同的定时要求，以相同的XMEM接口。对于XMEM接口时序的详细信息，
请参阅
表137
to
表144
和
图157
to
图160
在
“外部数据存储器
储器时序“ 328页。
需要注意的是XMEM接口是异步的，在以下附图中，该波形
都与内部系统时钟。内部和外部时钟之间的偏移
（XTAL1 ）不guarantied （设备温度，和电源电压之间变化） 。形成机制
吸收的敷料，该XMEM接口不适合于同步操作。
图13 。
外部数据存储器周期无等待状态（ SRWn1 = 0和SRWn0 = 0 ）
T1
T2
T3
T4
系统时钟（CLK
中央处理器
)
ALE
A15:8
上一个。地址。
地址
WR
DA7 ：0（ XMBK = 0）的
上一个。数据
地址
数据
读
DA7 ：0（ XMBK = 1）
上一个。数据
地址
XXXXX
数据
XXXXXXXX
RD
注意：
1. SRWn1 = SRW11 （上界）或SRW01 （下级部门） ， SRWn0 = SRW10 （上界） ，或
SRW00 （较低的部门） 。在ALE脉冲T4只出现在下一个指令
访问RAM（内部或外部） 。
写
DA7 ： 0
上一个。数据
地址
XX
数据
29
2467S–AVR–07/09
