位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1135页 > ATMEGA128-16AU > ATMEGA128-16AU PDF资料 > ATMEGA128-16AU PDF资料3第28页
控制位外部存储器接口分别位于三个寄存器中，单片机CON-
控制寄存器 - MCUCR ，外部存储器控制寄存器A - XMCRA和外部
存储器控制寄存器B - XMCRB 。
当XMEM接口使能， XMEM接口将覆盖数据的设置
方向寄存器对应献给XMEM接口的端口。有关详细信息
对端口改写，看到一节中的复用功能
“ I / O端口”第66页。
该XMEM
接口将自动检测接入是否是内部或外部。如果接入是外部的，该
将输出的地址，数据，和对端口的控制信号，根据XMEM接口
图 -
URE 13
（本图显示的是波形无等待状态） 。当ALE产生由高电平到低电平，
有在AD7一个有效的地址： 0 。 ALE为低数据传输过程中。当XMEM接口
为使能时，也是一个内部访问将导致上的地址，数据和ALE端口的活性，但
RD和WR信号在内部访问不会切换。当外部存储器接口
被禁用，正常的引脚和数据方向设置使用。需要注意的是，XMEM间
脸被禁用，内部SRAM上面的地址空间没有被映射到
内部SRAM 。
图12
说明了如何使用一个八进制的外部SRAM连接到AVR
锁存器（通常为“ 74 X 573 ”或同等学历），它是透明的，当G为高。
地址锁存
需求
由于XRAM接口的高速运行时，地址锁存器必须与被选择
关心系统的频率高于8 MHz @ 4V和4 MHz的@ 2.7V 。当在工作条件
系统蒸发散上述这些频率，典型的老式74HC系列锁存器已经无法满足要求。该
外部存储器接口的设计符合对74AHC系列的锁存器。然而，大多数
锁存器可作为使用久其符合主要的时序参数。主要参数
地址锁存器是：
D到Q的传输延迟（T
PD
).
之前， G拉低（T数据建立时间
SU
).
数据（地址）后， G拉低保持时间（
TH
).
外部存储器接口的设计保证最小地址保持时间后， G是
置为低电平的t
h
= 5纳秒。请参阅吨
LAXX_LD
/t
LLAXX_ST
in
“外部数据存储器时序”
表
137通过在328页的表144 - 330 D-到Q的传播延迟（叔
PD
） ，必须采取
考虑到计算外部器件的访问时间要求时。该
之前， G拉低（T数据建立时间
SU
）不得超过地址有效到ALE低（T
AVLLC
）减去PCB
布线延迟（取决于电容性负载） 。
图12 。
外部SRAM连接到AVR
D[7:0]
AD7 ： 0
ALE
D
G
Q
A[7:0]
AVR
A15:8
RD
WR
SRAM
A[15:8]
RD
WR
28
ATmega128
2467S–AVR–07/09
