AD9633
抖动注意事项
高速，高分辨率ADC对的质量非常敏感
时钟输入。在一个给定的输入频率的SNR的劣化
(f
A
） ，由于孔径抖动（T
J
）可以通过计算
数据表
功耗和省电模式
如图68所示，功率耗散由
AD9633
is
正比于它的采样速率。数字功率耗散
因为它主要是由以下因素决定不变化显著
DRVDD电源和LVDS输出驱动器的偏置电流。
350
SNR恶化
= 20日志
10
(
1
)
2
π
×
f
A
×
t
j
模拟内核功率（mW ）
在此公式中，均方根孔径抖动表示根平均
广场的所有抖动源，包括时钟输入，模拟输入
信号和ADC孔径抖动规格。中频欠
应用是特别敏感的抖动（参见图67）。
时钟输入应被视为在箱子的模拟信号
其中，孔径抖动可能影响的动态范围
AD9633.
电源为时钟驱动器应该从分开
ADC的输出驱动器电源，以避免调制的时钟信号
用数字噪声。低抖动，晶体控制振荡器可
最好的时钟源。如果该时钟是从另一个产生
源的类型（通过门控，分频或其它方法） ，它应
由原始时钟在最后步骤中被重新定时。
参阅
AN- 501应用笔记
和
AN-756
应用说明
有关抖动更深入的信息
性能，因为它涉及到的ADC 。
130
120
110
100
16位
14位
12位
10位
8位
0.125ps
0.25ps
0.5ps
1.0ps
2.0ps
10
100
模拟输入频率（MHz）
1000
10073-070
300
125 MSPS
250
105 MSPS
80 MSPS
200
65 MSPS
50 Msps的
40 MSPS
20 MSPS
20
30
40
50
60
70
80
90
100 110 120 130
10073-071
150
100
10
采样率（ MSPS ）
图68.模拟核电源与F
样品
适用于F
IN
= 10.3Hz兆赫
均方根时钟抖动要求
该
AD9633
通过SPI置于关断模式下无论是
端口或通过触发PDWN引脚为高电平。在此状态下，ADC
典型功耗为2毫瓦。在掉电时，输出驱动器
被置于高阻抗状态。断言PDWN引脚
低回报的
AD9633
到它的正常操作模式。记
该PDWN被引用到数字输出驱动电源
（ DRVDD ） ，不应超过电源电压。
在掉电模式下的低功耗是实现
关闭基准电压，基准电压缓冲器，偏置网络，
和时钟。进入加电时，内部电容放电
关断模式，然后必须在恢复正常充电
操作。其结果是，唤醒时间与所花的时间
在关断模式下，短掉电周期导致
按比例较短的唤醒时间。当使用SPI端口
接口，用户可以将ADC在掉电模式或
待机模式。待机模式下，用户可以保持内部
参考电路供电时更快的唤醒时间
所需。请参阅存储器映射部分使用的详细信息
这些功能。
SNR（ dB）的
90
80
70
60
50
40
30
1
图67.理想的信噪比与输入频率和抖动
第0版|第26页40
