位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第640页 > AD9633BCPZ-105 > AD9633BCPZ-105 PDF资料 > AD9633BCPZ-105 PDF资料1第24页
AD9633
如果的内部参考
AD9633
用于驱动多
转换器，以提高增益的匹配，该引用的加载
通过其他转换器必须予以考虑。图59示出了
如何内部基准电压由负载的影响。
0
–0.5
–1.0
–1.5
内部V
REF
= 1V
数据表
时钟输入选项
该
AD9633
具有灵活的时钟输入结构。时钟
输入可以是CMOS ， LVDS ， LVPECL或正弦波信号。
无论信号的类型被使用，时钟源抖动
最引人关注的，如抖动注意事项说明
部分。
图61和图62显示了两个首选方法顺时针
荷兰国际集团的
AD9633
（时钟速率高达1 GHz之前，内部时钟
分频器） 。低抖动时钟源是由单端转换
信号使用或者射频变压器或差分信号
RF平衡 - 不平衡。
被推荐用于时钟频率的射频平衡不平衡转换器配置
125 MHz和1千兆赫，并且RF变压器之间是中建议
谁料时钟频率为10 MHz至200 MHz的。该
备份到后端肖特基二极管跨接在变压器/不平衡转换器
次级绕组的限制时钟闯
AD9633
to
约0.8 V P-P差。
这既可以防止时钟的大电压摆幅
从通过馈送到的其它部分
AD9633
而
保持信号是criti-的快速上升和下降时间
CAL实现低抖动性能。然而，二极管
电容进场频率500MHz以上。
必须小心地选择合适的信号限制
二极管。
微型电路
ADT1-1WT ， 1： 1 Z
时钟
输入
0.1F
50
100
0.1F
0.1F
肖特基
二极管：
HSMS2822
XFMR
0.1F
CLK +
V
REF
误差（ ％ ）
–2.0
–2.5
–3.0
–3.5
–4.0
–4.5
0
0.5
1.0
1.5
2.0
2.5
3.0
10073-061
–5.0
负载电流（mA ）
图59. V
REF
误差与负载电流
外部基准
使用外部基准可能是必要的，以加强
该ADC或增益精度提高热漂移字符
开创性意义。图60显示了典型的漂移特性
在1.0 V模式内部参考。
4
2
V
REF
错误（毫伏）
0
ADC
CLK “
10073-064
–2
–4
图61.变压器耦合差分时钟（高达200 MHz ）
–6
0.1F
–15
10
35
60
85
10073-062
0.1F
CLK +
–8
–40
时钟
输入
50
0.1F
温度（℃）
0.1F
肖特基
二极管：
HSMS2822
ADC
CLK “
10073-065
图60.典型的V
REF
漂移
当SENSE引脚连接到AVDD ，内部参考
禁用，允许使用外部基准电压。内部
基准电压缓冲等效为外部参考
7.5 kΩ的负载（见图53 ） 。内部缓冲器产生
为ADC内核正面和负面的全面参考。 There-
前部，外部参考必须被限制到最大1.0V。
我们不建议离开SENSE引脚悬空。
图62.巴伦耦合差分时钟（高达1 GHz ）
如果一个低抖动时钟源不可用，另一种选择是
交流耦合差分PECL信号的采样时钟输入
针，如显示于图64。
AD9510/AD9511/AD9512/
AD9513/AD9514/AD9515/AD9516/AD9517
时钟驱动器提供
优异的抖动性能。
第三个选择是交流耦合差分LVDS信号的
采样时钟输入引脚，如图65
AD9510/
AD9511/AD9512/AD9513/AD9514/AD9515/AD9516/AD9517
时钟驱动器具有出色的抖动性能。
在一些应用中，它是可以接受的，以驱动样品
时钟输入端与一个单端1.8 V CMOS信号。在这样的
时钟输入注意事项
为了获得最佳性能，时钟的
AD9633
采样时钟输入端，
CLK +和CLK- ，用的差分信号。的信号是典型
美云交流耦合到通过变压器的CLK +和CLK-引脚
或电容器。这些引脚内部偏置（见图47 ）
而且无需外部偏置。
第0版|第24页40
