SN65LVDS301
www.ti.com
SLLS681 - 2006年2月
终端功能
名字
D0+, D0–
D1+, D1–
SubLVDS出
D2+, D2–
CLK + ， CLK-
R0–R7
G0–G7
B0–B7
HS
VS
DE
PCLK
LS0 ， LS1
CMOS IN
I / O
描述
SubLVDS数据链接（活性在正常操作期间）
SubLVDS数据链路（在正常操作期间主动当LS0 =高， LS1 =低，或
LS0 =低， LS1 =高;高阻抗，如果LS0 = LS1 =低）
SubLVDS数据链路（在正常操作期间主动当LS0 =低， LS1 =高，
高阻抗时LS1 =低）
SubLVDS输出时钟;时钟极性是固定的
红色的像素数据（ 8）;引脚分配取决于SWAP引脚设置
绿色像素数据（ 8 ）引脚分配取决于SWAP引脚设置
蓝色的像素数据（ 8）;引脚分配取决于SWAP引脚设置
水平同步
垂直同步
数据启用
输入像素时钟;上升或下降时钟极性通过控制输入CPOL
链路选择（确定主动SubLVDS数据链接和PLL范围）查看
表2
禁用CMOS驱动器并关闭PLL ，将器件置于关断模式
1 =发送启用
0 =禁用发送器
（ SHUTDOWN ）
TXEN
注： TXEN输入采用干扰抑制的逻辑，以避免设备故障
在短期的输入尖峰。有必要拉TXEN高超过10
s
启用
发射机。有必要拉TXEN输入低电平的时间超过10
s
禁用
发射机。上电时，发射器被启用，如果立即TXEN = 1
如果禁用TXEN = 0
输入时钟极性选择
CPOL
CMOS IN
0 - 上升沿时钟
1 - 下降沿时钟
总线交换交换的总线引脚允许器件放置在顶部或PCB板的底部。看
引脚排列绘制的引脚分配。
0 - 从B0 ... R7数据输入
输入数据从R7 ... B0 - 1
电源电压
供应地
SubLVDS I / O电源电压
电源
(1)
SubLVDS地
PLL模拟电源电压
PLL模拟地
PLL数字电源电压
PLL数字GND
SWAP
CMOS IN
V
DD
GND
V
DDLVDS
GND
LVDS
V
DDPLLA
GND
PLLA
V
DDPLLD
GND
PLLD
(1)
用于多层印刷电路板，它是建议保留一个公共GND层的器件下方，并连接所有接地端子
直接到这架飞机。
提交文档反馈
5
产品预览
