W9712G6JB
7.6
预充电操作
预充电命令用于预充电或关闭的银行已被激活。该
预充电命令可用于独立预充电每家银行或全部银行同时进行。
三个地址位A10 ， BA0和BA1用于定义预充电哪家银行时，
命令被发出。
表4 -银行选择了预充电，地址位
A10
低
低
低
低
高
BA1
低
低
高
高
不在乎
BA0
低
高
低
高
不在乎
预充电银行（ S）
银行只有0
银行1只
银行2只
银行3只
所有银行
7.6.1
突发读操作，后跟预充电
最低读取到预充电命令间隔为同一家银行= AL + BL / 2 + MAX（ RTP ， 2 ） - 2 CLKS
为尽可能早的预充电，预充电命令可以在上升沿发出这
是“附加延迟（ AL ） + BL / 2 + MAX（ RTP ， 2 ） - 2个时钟”读命令之后。新的银行活跃
（命令）的RAS预充电时间后可能会发出同样的银行（T
RP
） 。预充电
命令不能发出，直到吨
RAS
是满意的。
最小读取到预充电的间距也必须从满足不断上升的最小的模拟时间
时钟边沿开始读预充电命令的最后4位预取。这个时间称为
t
RTP
（阅读到预充电） 。对于BL = 4 ，这是从实际读取的读取后（ AL时间
命令）预充电命令。对于BL = 8 ，这是从AL + 2个时钟读取到后的时间
预充电命令。
（例如时序波形请参考10.16 ，以10.20突发读取操作
其次是预充电图中的第10章）
7.6.2
猝发写操作之后的预充电
最低写入预充电命令间隔为同一家银行= WL + BL / 2 CLKS + T
WR
对于写周期，延迟必须从完成最后一个脉冲串写周期，直到满足
预充电命令可以发出。此延迟被称为写入恢复时间（t
WR
）参考
从完成脉冲串的写入预充电命令。无预充电命令应该是
之前，将n发出
WR
延时。
（例如时序波形请参考10.21 ，以10.22突发写操作
其次是预充电图中的第10章）
7.7
自动预充电操作
前有效的银行新行可以打开，有效的银行必须用预充电
预充电命令或自动预充电功能。当读或写指令下达
在DDR2 SDRAM中，
CAS
定时接受一个额外的地址，列地址A10，以允许
有效的银行来读取突发过程中自动预充电开始在尽可能早的那一刻，或
写周期。如果A10为低电平时，读或写命令发出后，再进行正常读取或写入
执行突发操作和银行在完成脉冲串序列的保持有效。如果
A10是高的读或写命令发出时，则自动预充电功能
从事。在自动预充电， Read指令将执行正常的不同之处在于将
有效的银行将开始预充电上升沿这是之前CAS延迟（ CL ）的时钟周期
读出脉冲串的结束。
- 27 -
出版日期： 2010年3月15日
修订版A01
