R
QPro的Virtex -II 1.5V FPGA平台
X -参考目标 - 图32
DATA_IN
DI
国内
内存
DO
DATA_OUT =数据输入
CLK
WE
DATA_IN
地址
RAM内容
DATA_OUT
新
aa
老
新
新
DS031_14_102000
图32：
WRITE_FIRST模式
X -参考目标 - 图33
DATA_IN
DI
国内
内存
DO
在此之前存储的数据
CLK
WE
DATA_IN
地址
RAM内容
DATA_OUT
新
aa
老
新
老
DS031_13_102000
图33：
READ_FIRST模式
X -参考目标 - 图34
DATA_IN
DI
国内
内存
DO
写操作期间没有变化
CLK
WE
DATA_IN
地址
RAM内容
DATA_OUT
新
aa
老
新
最后读周期内容（没有变化）
DS031_12_102000
图34：
NO_CHANGE模式
DS122 （ V2.0 ） 2007年12月21日
产品speci fi cation
www.xilinx.com
31
