R
QPro的Virtex -II 1.5V FPGA平台
产品总和
每个Virtex- II片有一个专用的或门名为ORCY ，
或运算一起从片结转库存和ORCY输出
从相邻的切片。用专用的ORCY门
产品的总和（ SOP ）链的设计实现
宽敞灵活的SOP链。每个ORCY的一个输入端是
通过快速的SOP链连接的输出
以前ORCY同一切片行。第二输入是
X -参考目标 - 图26
连接到顶部MUXCY的输出在相同切片，
如图
图26 。
LUT和MUXCYs可以实现大的与门或其他
组合逻辑功能。
图27
说明LUT和
配置MUXCY资源作为一个16输入端与门。
ORCY
4
4
ORCY
4
ORCY
4
ORCY
SOP
LUT
MUXCY
LUT
MUXCY
LUT
MUXCY
LUT
MUXCY
片1
4
LUT
MUXCY
片3
4
LUT
MUXCY
片1
4
LUT
MUXCY
片3
4
LUT
MUXCY
4
LUT
MUXCY
4
LUT
MUXCY
4
LUT
MUXCY
4
LUT
MUXCY
片0
4
LUT
MUXCY
片2
4
LUT
MUXCY
片0
4
LUT
MUXCY
片2
4
LUT
MUXCY
V
CC
V
CC
CLB
V
CC
V
CC
CLB
ds031_64_110300
图26 ：
横向级联链
X -参考目标 - 图27
OUT
4
LUT
MUXCY
0
1
“0”
切片
4
LUT
MUXCY
0
1
“0”
16
和
OUT
4
LUT
MUXCY
0
1
“0”
切片
4
LUT
MUXCY
0
1
VCC
DS031_41_110600
图27：
宽输入与门（ 16输入）
DS122 （ V2.0 ） 2007年12月21日
产品speci fi cation
www.xilinx.com
26
