的Spartan- IIE FPGA系列：功能描述。
表7
示出的深度和宽度的纵横比为
块RAM 。
表7：
块RAM端口长宽比
宽度
1
2
4
8
16
深度
4096
2048
1024
512
256
地址总线
ADDR<11 ： 0>
ADDR<10 ： 0>
ADDR<9 ： 0>
ADDR<8 ： 0>
ADDR<7 ： 0>
数据总线
DATA<0>
DATA<1 ： 0>
DATA<3 ： 0>
Data<7 ： 0>
DATA<15 ： 0>
相邻
GRM
直接连接
相邻
CLB
To
邻
GRM
GRM
相邻
GRM
R
相邻
GRM
CLB
直接
连接
相邻
CLB
DS001_06_032300
了Spartan- IIE FPGA的块RAM还包括专用
路由，以提供与两个CLB的一个有效的接口和
其他的块RAM 。请参见赛灵思应用笔记
XAPP173
为
上块RAM的更多信息。
图9：
的Spartan- IIE本地路由
通用路由
大多数的Spartan -IIE FPGA信号连接的一般
目的路由，因此，大部分的在互连
NECT资源与所述路由的这一级别相关联
层次结构。通用布线资源位于贺 -
与相关联的izontal和垂直布线通道
行和的CLB列。通用路由
资源列表如下。
相邻CLB是一个通用布线矩阵
（ GRM ） 。的GRM是通过该开关矩阵
水平和垂直布线资源连接，并
也通过该CLB获得访问的装置
通用路由。
24个单线条的长度航线GRM信号相邻
GRMS在每四个方向。
96缓冲六角线的路线GRM信号等
6个街区远GRMS在四中的每一个
方向。组织以交错图案，十六进制线
只有在它们的端点可以被驱动。六角线信号
既可以在端点处或在被访问
中点（从源3块） 。的三分之一
十六进制线是双向的，剩下的同时，
的是单向的。
12延绳钓进行缓冲，双向的电线
跨器件快速分发的信号和
有效的。垂直延绳钓跨越的全高
设备，并平放跨越的整个宽度
装置。
可编程路由
它是限制的任何速度的最长延迟路径
设计。因此，的Spartan- IIE FPGA的路由架构设计师用手工
tecture其布局布线软件进行联合定义
以尽量减少长期路径延迟，并产生最佳的系统per-
性能。
联合优化也降低了设计编译
倍，因为该架构是软件友好。设计
周期由于缩短设计相应减少
迭代次数。
该软件会自动使用最佳的可用路由
基于用户的定时要求。细节是亲
vided在这里，以供参考。
本地路由
本地路由资源，如图
图9中，
提供
以下三种类型的连接：
在查找表之间的互连，触发器，和
通用布线矩阵（ GRM ） ，如下所述。
提供高速内部CLB反馈路径
连接到相同的CLB中的LUT ，链接
他们以最小的路由延迟在一起
提供高速连接的直接路径
水平相邻的CLB之间，从而消除了
在GRM延迟
I / O路由
的Spartan- IIE器件有额外的布线资源
围绕其周边形成的一个界面
CLB阵列和IOB的。这个附加的路由，称为
VersaRing 路由，方便引脚交换和引脚锁相
荷兰国际集团，以使得逻辑重新设计能适应现有的PCB lay-
出局。时间进入市场被减小，因为印刷电路板或其它
系统组件可以在逻辑制造
设计仍在进行中。
16
www.xilinx.com
DS077-2 （ V2.3 ） 2008年6月18日
产品speci fi cation
