数据表
2002年1月
ORCA
2系列的FPGA
可编程输入/输出单元格
（续）
无论电源与V-
DD
5引脚
连接（5V或3.3V）时， OR2TxxA设备将
引脚驱动为3.3 V时的水平输出缓冲器
被使能。如果其它设备被驱动的
OR2TxxA设备具有TTL兼容的输入，那么
设备将不会消散太多的输入缓冲器供电。这
是因为OR2TxxA输出被驱动至一个
高于所需的TTL电平。如果有其它
装置具有CMOS兼容输入，量
输入缓冲器功率也将很小。这两种
功率值是依赖于输入缓冲器煤焦
当在驱动另一台设备的Cucumis Sativus查阅全文
OR2TxxA输出缓冲器的电压电平。
该2TxxA器件具有可编程的内部上拉电阻
在I / O缓冲区。这些上拉电压总是
参考V
DD
。这意味着，在V
DD
5电压
有上拉电压的处的值没有影响
垫。该电压电平始终苏夫网络cient拉
该2TxxA装置的输入缓冲器为高状态。引脚
在2TxxA设备将在下面伏的电平1.0V的
DD
（最小的2.0V，用最小V
DD
为3.0V ） 。这
电压是苏夫网络cient拉外部引脚至3.3 V
CMOS高输入电平（ 1.8 V分钟）或TTL高投入
水平（ 2.0 V分）在可承受5V电压的系统，但它
不要拉扯垫到V
DD
5轨道。因此，在一个
5 V采用5 V CMOS器件容灾系统，必须注意
采取以评估使用这些上拉的拉
该2TxxA装置的一个典型的5伏CMOS中的销
高输入电平（ 2.2 V分钟） 。
关于5 V容限I / O的更多信息，请参阅
ORCA
系列5 V容限I / O的
应用说明
（ AP99-027FPGA ） ， 1999年5月。
另外，当装置的输入缓冲器的特性
在OR2TxxB输出缓冲的电压电平驱动。
该OR2TxxB器件具有可编程的内部上拉
UPS上的I / O缓冲区。这些上拉电压
始终参考V
DD
并始终苏夫网络cient到
拉OR2TxxB装置的输入缓冲器的一个高
状态。在OR2TxxB设备上的引脚将在一定水平
1.0 V低于V
DD
（最小的2.0V，以最小
V
DD
为3.0V ） 。这个电压是苏夫网络cient拉克斯特
最终销至3.3 V CMOS高输入电平（ 1.8 V ，分）
或TTL高输入电平（ 2.0 V时，分）在一个可承受5V电压
系统。因此，在使用5 V 5 V宽容系统
CMOS器件，必须小心，以评估使用
这些上拉电阻拉OR2TxxB器件的引脚来
一个典型的5 V CMOS高输入电平（ 2.2 V时，分） 。
符合PCI I / O
在OR2TxxB系列器件的I / O允许并发症
ANCE与PCI局部总线（ 2.1版）， 5 V和3.3 V信号 -
荷兰国际集团的环境。用于信令环境
每个输入缓冲器可在每个引脚的基础上选择。
选择提供合适的I / O钳位
二极管PCI合规性。
OR2TxxB器件具有5 V容限I / O的如前
说明，但可任选地在销逐个选择
引脚上是PCI总线3.3 V信号标准（ PCI
公交5 V信号符合发生在5 V宽容
操作模式）。输入端可具有上拉或上拉
下拉电阻器上的输入信号中选择stabiliza-
化和电源管理。在PIO输入信号
可以传递给事先知情同意的任何三条路径路由，
两种一般信号路径成PIC路由，和/或快速
路线进入时钟布线系统。
OR2TxxA系列器件是唯一兼容于3.3 V
PCI本地总线（ 2.1版本）信令环境。
OR2CxxA设备仅兼容5 V PCI本地
总线（ 2.1版本）的信号环境。
5 V容限I / O（ OR2TxxB ）
在OR2TxxB系列器件的I / O允许在互连
nection要在这两个3.3 V和5 V设备（可选
每个引脚的基础上） 。不像OR2TxxA家庭，当间
faceing成5 V信号，它不再需要一个V
DD
5
供应量。
该OR2TxxB设备将驱动引脚的3.3 V列弗
当输出缓冲器被使能埃尔斯。如果有其它
设备驱动的OR2TxxB设备具有与TTL
兼容的输入，那么该设备将无法消散
多输入缓冲器供电。这是因为， OR2TxxB
输出被驱动到一个更高的水平比TTL电
等级要求。如果其它设备有一个CMOS相容
IBLE输入，输入缓冲区的功率量也将
小。这两个功率值取决于
莱迪思半导体公司
27
