ORCA
2系列的FPGA
数据表
2002年1月
N.
这些是11个逻辑输入到LUT 。在A [ 4 ： 0 ]
输入被设置成HLUTA和B [4 ：0]的
输入被提供到HLUTB 。在C0输入
绕过主LUT和用于在pfumux ，
pfuxor和pfunand功能（ F5M ， F5X模式） 。
由于该输入绕过LUT的，它可以被用作
周围的LUT，一个快速路径，允许implemen-
塔季翁快，宽组合功能。在C0
输入可被禁用或倒置。
O.
所述XH线运行的二分之一的长度（宽度）
之前由CIP被打破数组。
P.
该BIDIHs用于访问所述XH线。
Q.
该BIDIH线用于所述BIDIHs连接到
在XSW线， XH线，或BIDI线。
R.
这些CIPS连接BIDI线和BIDIH
线。
S.
这些时钟线（ CKT ， CKB ， CKL和CKR ）
与多路复用器和驱动器连接到
XL线。
T.
这些CIPS连接在每个交叉线X1
角落里，让原来的X1线不使用
在XSW线。
U.
这些CIPS X4连接线和XSW线，使
运行的距离，是不是被4整除来网
路由更EF网络ciently 。
V.
这种路由结构允许任何PFU输出， includ-
荷兰国际集团LUT和闩锁/ FF输出，要放在O4
而被路由到快速进位的路由。
W.This
路由结构允许快进路由到
被路由到C0 PFU输入。
可编程逻辑单元
（续）
J.
任何网络连接已经八个输出信号可以路由到
该PLC中。八个信号是4的LUT输出
看跌期权（ F0 ， F1 ， F2和F3 ）和四个插销/ FF输出
看跌期权（ Q0 ， Q1 ， Q2和Q3 ） 。这允许用户
获得所有四个插销/ FF输出，读了本
状态和闩锁/ FF的下一个状态，建立一个4位的移位
寄存器等每个输出可以驱动任意数量
该网络的误码率已经PFU输出。的信号的速度
可以增大通过将在多个其负载
PFU的输出驱动器。
K.
这些线提供辅助信号“时钟
启用和置位/复位锁存器/农民田间学校。所有四个
锁存器/农民田间学校分享这些信号。
L.
这是时钟输入到锁存器/ FFs的。任何的
水平和垂直XH或XL线可以带动
该PLC的时钟锁存/农民田间学校。长线驱动程序
提供这样一个PLC可以在驱动一个XL系列
水平方向和一个XL线的垂直
方向。在每个方向上对XL线表现出
相同的属性X4线，除没有
CIPS 。时钟线（ CKL ， CKR ， CKT和CKB ）
和多路复用器/驱动器，用于连接到所述
XL线低偏移，低延时的全球信号。
排长队运行PLC的长度或宽度
数组。它们旋转，以允许4 PLC的一列或
列以产生四个独立的全球信号。
这些线不必被用于时钟路由。
任何使用频率高的网络应用程序可以使用这个
资源，尤其是要求低歪斜。
M.
这些线被用于路由的快速进位信号到/
从邻近的四台PLC 。搬出
该PFU的（ COUT ）也可以引出的
PFU到网络FTH输出（ O4 ） 。搬入（ CIN）的
信号也可以由B4的输入到所提供的
PFU 。
24
莱迪思半导体公司
