位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第813页 > MPC8535AVTAQG > MPC8535AVTAQG PDF资料 > MPC8535AVTAQG PDF资料1第93页
高速串行接口
2.20.2.2 DC级别要求的SerDes参考时钟
为MPC8535E SerDes的参照时钟输入端的DC电平的要求是不同的取决于所使用的信令模式
连接的时钟驱动器芯片和SerDes参考时钟输入端，如下所述。
差模
- 差分时钟的输入幅度必须为400mV和1600mV差分峰 - 峰值（或间
200mV的和为800mV差分峰值之间） 。换句话说，差动对的每个信号线必须具有
单端摆幅大于200mV的小于800mV的和更大。这个要求是相同的两个外部
直流耦合或交流耦合连接。
对于
外部直流耦合
连接，如节中描述
2.20.2.1,
的最大平均电流
要求设置的平均电压（共模电压）的要求介于100 mV至400
毫伏。
图59
显示串行解串器参考的直流耦合连接方案时钟输入的要求。
对于
外部AC耦合
连接，不存在共模电压要求的时钟驱动器。自
外部AC耦合电容器块的DC电平，时钟驱动器和SerDes的参照时钟接收
工作在不同的命令模式下的电压。在SERDES参考时钟接收器在这方面，方案有
其共模电压设置为SnGND 。的差分输入端的各信号线被允许在下面的摆动和
上面的命令模式电压（ SnGND ） 。
图60
显示串行解串器参考时钟输入要求
交流耦合连接方案。
单端模式
- 参考时钟，也可以单端。该SDn_REF_CLK输入幅度（单端摆幅）必须
为400mV和800mV的峰峰值（从值V min到的Vmax ）与SDn_REF_CLK之间无论是悬空或
接地。
- 该SDn_REF_CLK输入平均电压必须介于200和400毫伏。
图61
显示串行解串器
参考时钟输入的要求为单端信号的模式。
- 为了满足输入振幅的要求，参考时钟输入端，可能需要是直流或交流耦合
外部。为了获得最佳的噪声性能，该时钟的基准可以是直流或交流耦合到未使用的
相（ SDn_REF_CLK ）通过相同的信号源阻抗为时钟输入（ SDn_REF_CLK ）中使用。
SDn_REF_CLK
200毫伏<输入幅度或差分峰值< 800毫伏
VMAX < 800毫伏
100毫伏< Vcm的< 400毫伏
SDn_REF_CLK
VMIN > 0 V
图59.差分参考时钟输入DC要求（外部直流耦合）
MPC8535E的PowerQUICC III集成处理器的硬件规格，第2版
飞思卡尔半导体公司
93
