位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第970页 > LTC2266CUJ-14PBF > LTC2266CUJ-14PBF PDF资料 > LTC2266CUJ-14PBF PDF资料9第23页
LTC2268-14/
LTC2267-14/LTC2266-14
应用信息
表1.最高采样频率为所有序列模式。请注意，这些限制为LTC2268-14 。采样
频率较慢的速度等级不能超过105MHz （ LTC2267-14 ）或为80MHz （ LTC2266-14 ） 。
SERIALIZATION模式
2-Lane
2-Lane
2-Lane
1-Lane
1-Lane
1-Lane
16位序列号
14位序列号
12位序列号
16位序列号
14位序列号
12位序列号
最大采样
频率f
S
（兆赫）
,
125
125
125
62.5
71.4
83.3
DCO频率
4 f
S
3.5 f
S
3 f
S
8 f
S
7 f
S
6 f
S
FR频率
f
S
0.5 f
S
f
S
f
S
f
S
f
S
串行数据速率
8 f
S
7 f
S
6 f
S
16 f
S
14 f
S
12 f
S
默认情况下，输出为标准的LVDS电平： 3.5毫安
输出电流和1.25V的输出共模电压
年龄。外部100Ω差分端接电阻
需要为每个LVDS输出对。终止
电阻应尽可能靠近尽可能地
LVDS接收器。
输出由OV供电
DD
和OGND这是
分离出来自A / D转换芯电源线和地线。
可编程LVDS输出电流
默认的输出驱动电流为3.5毫安。该电流
可通过控制寄存器A2在串行亲来调节
编程模式。可目前的水平1.75毫安，
2.1毫安， 2.5毫安， 3毫安， 3.5毫安， 4mA到4.5毫安。在
并行编程模式， SCK引脚可选择
3.5毫安或1.75毫安。
可选的LVDS驱动器内部端接
在只使用一个外部100Ω端接大多数情况下，
电阻可提供优良的LVDS信号完整性。此外
化，可选的内部100Ω终端电阻可以
通过串行编程模式控制寄存器使能
A2 。内部端接有助于吸收任何重新FL ections
造成不完善终止在接收机。当
内部终端被激活，输出驱动电流
被加倍以保持相同的输出电压摆动。
在并行编程模式， SDO引脚使
内部端接。
数据格式
表2示出了模拟输入之间的关系
电压和输出的数字数据位。默认情况下，
输出数据格式为偏移二进制码。 2的补
格式可以通过串行编程模式中选择
控制寄存器A1 。
表2.输出代码与输入电压
A
IN +
– A
IN-
（ 2V系列）
>1.000000V
+0.999878V
+0.999756V
+0.000122V
+0.000000V
–0.000122V
–0.000244V
–0.999878V
–1.000000V
≤–1.000000V
D13-D0
（偏移二进制）
11 1111 1111 1111
11 1111 1111 1111
11 1111 1111 1110
10 0000 0000 0001
10 0000 0000 0000
01 1111 1111 1111
01 1111 1111 1110
00 0000 0000 0001
00 0000 0000 0000
00 0000 0000 0000
D13-D0
（ 2的补码）
01 1111 1111 1111
01 1111 1111 1111
01 1111 1111 1110
00 0000 0000 0001
00 0000 0000 0000
11 1111 1111 1111
11 1111 1111 1110
10 0000 0000 0001
10 0000 0000 0000
10 0000 0000 0000
数字输出随机函数发生器
从A / D数字输出的干扰，有时
不可避免的。数字干扰可为电容性的或
通过接地平面的电感耦合或耦合。
即使是一个很小的耦合系数会导致不必要的音
在ADC输出频谱。通过随机数字
之前输出被发送芯片外，这些不想要的
音调可以是随机的这减少了不必要的
音幅度。
22687614p
23
