PLL时序规范
表5-92 。增强型PLL规格（ 2/2 ）
名字
t
1。· C k的
描述
所需的时间
锁相环从锁
已启用的时间或
装置的端部
CON组fi guration
所需的时间
PLL锁定
后动态
自动时钟
之间的切换
两个相同时钟
频率
频带
其中，时钟
切换执行
正确
PLL的闭环
带宽
PLL VCO工作
范围为-3和-4
速度等级的器件
PLL VCO工作
范围为-5速度
级器件
民
典型值
0.03
最大
1
单位
ms
t
平负 C k的
1
ms
f
S W I T C ^ h OV é
4
500
兆赫
f
C L B W
f
V C 0
0.13
300
1.20
16.90
1,040
兆赫
兆赫
300
840
兆赫
f
S S
％价差
扩谱
调制频率
％下降传播
对于给定的时钟
频率
PLL的精度
相移
最小脉冲宽度
on
ARESET
信号。
最小脉冲宽度
对
ARESET
信号
使用PLL时
重新配置。重置
后PLL
scandone
云
高。
100
0.4
0.5
500
0.6
千赫
%
t
P L L _ P性S E R R
t
A R （E S） （E T）
t
A R （E S） （E T） _ 权证 N· I G
±15
10
500
ps
ns
ns
注释
表5-92 ：
(1)
(2)
通过I /华氏度限制
米一X
。看
表5-78 5-69页
为最大。不能超过F
O u那样牛逼
特定连接的阳离子。
如果PLL的计数器级联功能被利用，不存在最小输出时钟频率。
5–92
的Stratix II器件手册，卷1
Altera公司。
2007年5月
