DC &开关特性
表5-90
显示了高速I / O时序规格为-4速度
级Stratix II器件。
表5-90 。高速I / O规格为-4速度等级
符号
f
S·C L·K
（时钟频率）
f
S·C L·K
= f
H S测定，D R
/ W
注意事项（1 ） ， （ 2 ）
-4速度等级
单位
民
典型值
最大
520
500
717
1,040
760
500
1,040
200
-
190
兆赫
兆赫
兆赫
Mbps的
Mbps的
Mbps的
Mbps的
ps
ps
ps
ps
ps
%
UI
UI
数
重复
256
256
256
256
256
16
16
150
150
(4)
(4)
150
-
330
条件
W = 2 32 （ LVDS ， HyperTransport技术）
(3)
W = 1 （SERDES旁路，仅LVDS ）
W = 1 （用于SERDES ，仅LVDS ）
f
H S测定，D R
（数据速率）
J = 4到10（ LVDS， HyperTransport技术）
J = 2 （ LVDS ， HyperTransport技术）
J = 1 （仅LVDS ）
f
H S测定，D R PA
（DPA数据速率） J = 4到10（ LVDS， HyperTransport技术）
TCCS
SW
输出抖动
输出T
R I性S E
输出T
FA L L
t
税
DPA行程
DPA抖动容限
DPA锁定时间
数据信道的峰 - 峰抖动
标准
SPI-4
快速的并行I / O
训练
图案
0000000000
1111111111
00001111
10010000
杂项
10101010
01010101
注释
表5-90 ：
(1)
(2)
(3)
(4)
所有不同的标准
所有不同的标准
所有差分I / O标准
所有差分I / O标准
45
50
160
180
55
6,400
0.44
过渡
密度
10%
25%
50%
100%
当J = 410，在SERDES块被使用。
当J = 1或2 ，在SERDES块被旁路。
输入时钟频率和W的因素，必须满足以下快速PLL VCO规格： 150
≤
输入时钟
频率×宽
≤
1,040.
最小规格取决于时钟源（快速锁相环，增强型锁相环，时钟引脚，等等），并
利用时钟布线资源（全球，区域或地方） 。在I / O差分缓冲器和输入寄存器不
有一个最低的翻转率。
Altera公司。
2007年5月
5–89
的Stratix II器件手册，卷1
