EDE5132AABG
编程模式寄存器和扩展模式寄存器
对于应用程序的灵活性，突发长度，突发类型， / CAS延迟， DLL复位功能，写入恢复时间（ tWR的）
是用户定义的变量，必须用一个模式寄存器设置命令[刘健]进行编程。此外， DLL
禁用功能，驱动器阻抗，添加剂/ CAS延迟时间， ODT （片上终端）和单端选通的
同时用户定义的变量，必须与扩展模式寄存器设置命令[ EMRS ]进行编程。
模式寄存器（ MR）或扩展模式寄存器（ EMR （ ＃ ） ）可以改变的内容通过重新执行MRS
和EMRS命令。如果用户选择修改MRS或EMRS变量，所有变量的一个子集
正在发行的MRS或EMRS命令时，必须重新定义。
刘健， EMRS和复位DLL不影响数组的内容，这意味着重新初始化，包括那些可
执行上电后的任何时间，而不会影响数组的内容。
DDR2 SDRAM模式寄存器设置[黄]
模式寄存器中存储的数据，用于控制的DDR2 SDRAM的各种操作模式。它控制/ CAS
延迟，突发长度，突发序列，测试模式， DLL复位， tWR的和各种供应商特定选项，使DDR2
SDRAM的各种应用是有用的。模式寄存器的缺省值没有被定义，因此该模式
寄存器必须在上电后正常工作被写入。该模式寄存器写上主张低/ CS ，
/ RAS ， / CAS ， / WE ， BA0和BA1 ，同时控制地址引脚A0状态为A12 。
在DDR2 SDRAM应在所有银行预充电与CKE已经写入模式寄存器之前高。
该模式寄存器设置命令周期时间（超过tMRD ）来完成写入操作模式寄存器。
模式寄存器中的内容可以使用相同的命令和时钟周期的要求在正常的改变
操作，只要所有银行都在预充电状态。模式寄存器分为取决于各种领域
在功能性。突发长度由定义A0至A2与4个选项和8位突发长度。突发长度
解码与DDR SDRAM兼容。猝发地址序列类型由A 3所定义， / CAS等待时间是指
由A4到A6 。在DDR2不支持半钟延迟模式。 A7的用于测试模式。 A8是用于复位DLL 。
A7必须被设置为低电平时正常MRS操作。写tWR的是A9到A11定义的恢复时间。参阅
表中的特定代码。
BA1
BA0
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
地址栏
0
0
PD
WR
DLL TM
/ CAS延时
BT
突发长度
模式寄存器
A8
0
1
BA1
BA0
0
0
1
1
0
1
0
1
复位DLL
No
是的
A7
0
1
模式
正常
TEST
A3
0
1
突发类型
顺序
交错
突发长度
A2
0
0
A1
1
1
A0
0
1
BL
4
8
MRS模式
太太
EMRS(1)
EMRS(2)
EMRS （ 3 ） ：保留
写复苏autoprecharge
A11
0
0
0
0
1
1
1
1
A10
0
0
1
1
0
0
1
1
A9
0
1
0
1
0
1
0
1
WR
版权所有
DDR2 400
DDR2 533
DDR2 667
DDR2 800
/ CAS延时
A6
0
0
0
0
1
1
1
1
A5
0
0
1
1
0
0
1
1
A4
0
1
0
1
0
1
0
1
潜伏期
版权所有
版权所有
版权所有
3
4
5
6
版权所有
2
3
4
5
6
版权所有
版权所有
A12
0
1
主动断电退出的时机
快速退出（使用tXARD定时）
缓慢退出（使用tXARDS定时）
注： 1， WR （分钟） （写恢复为autoprecharge ）由TCK确定（ max）和WR （最大）是由TCK确定（分钟） 。
WR在时钟周期是由TCK除以tWR的（单位：ns ）（单位：ns ）和舍入到下一个整数计算
（ WR [次] = tWR的（ NS ） / TCK （ NS ） ） 。
模式寄存器必须被编程到这个值。这也可以用来与tRP的确定tDAL 。
模式寄存器设置（ MRS）
初步数据表E1115E40 （版本4.0 ）
37
