初步
CY14B101LA ， CY14B101NA
图9. SRAM写周期2： CE受控
[3, 17, 18, 21]
t
WC
地址
t
SA
CE
t
BW
BHE ， BLE
t
PWE
WE
t
SD
数据输入
数据输出
输入数据有效
高阻抗
t
HD
地址有效
t
SCE
t
HA
图10. SRAM写周期＃ 3 ： BHE和BLE控制
[3, 17, 18, 21]
t
WC
地址
t
SCE
CE
t
SA
BHE ， BLE
t
AW
t
PWE
WE
t
SD
数据输入
t
HD
输入数据有效
高阻抗
数据输出
t
BW
t
HA
地址有效
文件编号： 001-42879修订版* C
第12页24
[+ ]反馈
