CS5364
切换规范 - 控制端口 - IC时序
输入：逻辑0 = DGND ，逻辑1 = VLC ， SDA
L
= 30 pF的
参数
SCL时钟频率
RST的上升沿启动
总线空闲时间传输之间
启动条件保持时间（之前的第一个时钟脉冲）
时钟低电平时间
时钟高电平时间
重复启动条件建立时间
SDA保持时间从SCL下降
SDA建立时间SCL崛起
上升SCL和SDA的时间
下降时间SCL和SDA
停止条件建立时间
确认延迟从SCL下降
（注1 ）
符号
f
SCL
t
国税局
t
BUF
t
HDST
t
低
t
高
t
南方科大
t
硬盘
t
SUD
t
rc
t
fc
t
SUSP
t
确认
民
-
600
4.7
4.0
4.7
4.0
4.7
0
600
-
-
4.7
300
最大
100
单位
千赫
ns
s
-
s
ns
1
300
-
1000
s
ns
s
ns
注意事项：
1.数据必须持有足够的时间来弥补过渡时间t
fc
， SCL的。
RST
t
停止
国税局
再P·E在E D
STA RT
STA RT
吨路
吨FD
停止
SDA
t
BUF
t
HDST
t
高
t
HDST
吨FC
吨停赛
S Cl测定
t
t
吨SUD
吨ACK
吨南方科大
吨RC
LO W
硬盘
图5. IC时序
DS625F4
17
