AD9522-1
数字锁定检测（ DLD ）
通过选择每个引脚上通过MUX的正确输出，
DLD功能可在LD ，状态和REFMON引脚。
数字锁定检测电路表示锁定到时
在PFD的输入的上升沿差小于一个
指定值（锁定阈值） 。锁定的损失被表示
当时间差超过特定值（在解锁
阈值） 。需要注意的是解锁阈值比更宽
锁阈值，这使得一些相位误差在过量的
发生锁定窗口，不喋喋不休的锁定指示灯。
锁定检测窗口时间取决于价值
CPRSET电阻器，以及三个设置：数字锁
检测窗口位（量0x018 [4] ） ，反冲脉冲宽度
位（ 0x017 [1： 0]，见表2） ，并且所述锁定检测计数器
（量0x018 [6：5 ]）。表2中的锁定和解锁的检测值
对于CPRSET = 5.11 kΩ的标称值。加倍
CPRSET值到10kΩ一倍于表2中的值。
锁是不是说明，直到有一个可编程的数字
连续PFD周期具有时间差小于所述锁
检测阈值。该锁定检测电路继续指示一个
锁定直到一个时间差大于解锁阈
发生在一个单一的后续周期。该锁定检测工作
适当地，在PFD频率的周期必须大于
解锁门槛。连续PFD周期数
所需的锁是可编程的（量0x018 [6：5 ]）。
注意，有可能在某些低（ <500赫兹）的环路带宽，
高相位裕量的情况下，该DLD可以在一次采集唠
习得，这可能会导致AD9522自动进入和退出
缓缴。为了避免这个问题，它建议在
用户作出规定的接地电容上的LD引脚SO
该电流源数字锁定检测（ CSDLD ）模式可以使用。
AD9522
LD
ALD
R1
VS = 3.3V
R2
V
OUT
C
07220-067
模拟锁图44.示例检测过滤器使用
N沟道开漏驱动器
电流源数字锁定检测（ CSDLD ）
在PLL锁定序列，这是正常的DLD
信号给余下稳定之前进行切换的次数
当PLL被完全锁定，稳定。有可能是
应用中，理想的是具有唯一的DLD断言
之后PLL被牢固地锁定。这可以通过使用该
电流源数字锁定检测功能。
电流源锁定检测提供110 μA时的电流
DLD是真实的，接地短路时， DLD是假的。如果电容器
被连接到LD引脚，它的费用在由所确定的速率
电流源在DLD真正的时间，但几乎排出
瞬间，当DLD是假的。通过监测电压在
只有在LD引脚（电容的顶部） ， LD =高发生
DLD为真足够长的时间。任何瞬间的DLD
假重置充电。通过选择适当大小的电容，
因此能够以延迟锁定检测指示直到PLL是
稳定地锁定，锁定检测不震颤。
使用电流源数字锁定检测，请执行以下操作：
放置一个电容到地LD引脚
设置0x01A [5：0 ] = 0x04访问
使LD引脚比较器（ 0x01D [3] = 1 ）
模拟锁定检测（ ALD ）
的AD9522提供了可以被选择用于在ALD功能
在使用LD引脚。有两种操作模式的ALD 。
N沟道开漏锁定检测。这个信号需要
上拉电阻到正电源， VS.的输出是
通常高短，低脉冲。锁是
由低电平脉冲信号的最小占空比指示。
P沟道开漏锁定检测。这个信号需要
下拉电阻到GND 。输出通常是低配
总之，高脉冲。锁定由最小显示
高脉冲信号的占空比。
LD引脚比较器检测在LD引脚上的电压，并且
比较器的输出可以在REFMON销予以提供
控制（ 0x01B [ 4 ： 0 ] ）或STATUS引脚控制（ 0x017 [7 ： 2 ] ） 。该
内部LD引脚比较器跳变点和迟滞中给出
表17.在电容器上的电压也可以由一个被检测
连接到LD引脚的外部比较。在这种情况下，
使板上LD引脚比较器不是必需的。
用户可以实现异步只有个别时钟输出
当CSDLD高。要启用该功能，设置相应的位
在使上CSDLD寄存器（ 0x0FC和0x0FD ）输出。
AD9522
110A
DLD
V
OUT
C
LD引脚
比较
模拟锁定检测功能需要一个RC滤波器，以提供一个
逻辑电平指示锁定/解锁。该ADISIMCLK工具工具可以是
用于帮助用户选择正确的无源元件值
对于ALD ，以确保其正常工作。
LD
图45.电流源数字锁定检测
第0版|第37页84
07220-068
REFMON
OR
状态
