AD9522-0
AD9522
PFD
N
分频器
N
延迟
CP
环
滤波器
REFIN /
REFIN
R
分频器
R
延迟
MUX1
LF
REG 0x01E [1] = 1
内部反馈路径
零延迟反馈时钟
MUX3
外部反馈路径
REG 0x01E [0]
除以1 ，
2，3， 4，5，或6
CLK / CLK
零延迟
通道分频器0
1
0
OUT0至OUT2
通道分频器1
OUT3 TO OUT5
通道分频器2
OUT6 TO OUT8
通道分频器3
OUT9 TO OUT11
07219-053
图49.零延迟功能
零延迟操作
零延迟操作对齐的输出时钟的相位
外部PLL参考输入的相位。有两种
在AD9522零延迟模式：内部和外部。
外部零延迟模式
在AD9522的外部零延迟功能是通过实现
供给一个时钟输出反馈到CLK输入，并最终
回到PLL N分频器。在图49中，改变信号
路由外部零延迟模式下显示为红色。
设置0x01E [2： 1] = 11b时，选择外部零延迟模式。
在外部零延迟模式下， 12输出时钟之一
（ OUT0至OUT11 ）可以被路由回PLL （ N分频器）
通过CLK / CLK引脚，并通过MUX3与MUX1 。这
反馈路径中以红色显示在图49 。
用户必须指定哪些信道分配器将用于
为了外部零延迟模式的VCO校准工作
正确。通道分频器0为默认值。通道分频器1 ，
通道分频器2 ，或通道分频器3可以被选择用于零
通过更改寄存器0x01E值延时反馈[ 4 ： 3 ] 。
在PLL同步的反馈输出时钟的相位/边
与参考输入的相位/边沿。因为信道
分频器彼此同步时，时钟输出
同步的与参考输入。两个第r延迟和
N个延迟内部锁相环可以被编程，以补偿
从PLL元件的传播延迟，以尽量减少
反馈时钟与参考输入之间的相位偏移。
内部零延迟模式
在AD9522的内部零延迟功能是通过实现
喂养的通道分频器0回PLL n个输出
分频器。在图49中，在信号变化的路由进行内部
零延迟模式下显示为蓝色。
设置寄存器0x01E [ 2 ： 1 ] = 01B选择内部零延迟模式。
在内部零延迟模式下，通道分频器的输出
0被路由回PLL （ N分频器）通过MUX3和
MUX1 （图49中显示为蓝色的反馈路径） 。该PLL
同步通道分频器0的输出端的相位/边
与参考输入的相位/边沿。
因为通道分频器彼此同步，
通道分频器的输出是同步的同
参考输入。两个第r延迟和N延迟内的
PLL可以被编程，以补偿传播
从所述输出驱动器和PLL元件以最小化延迟
相位的时钟输出和参考值之间的偏移
输入实现零延迟。
第0版|第42页84
