AD9522-0
时钟输出绝对时间抖动（时钟发生器使用外部VCXO ）
表10 。
参数
LVDS输出绝对时间抖动
民
典型值
最大
单位
测试条件/评论
基于典型安装使用的应用实例
外部245.76 MHz的VCXO （ Toyocom公司TCO -2112 ） ;
基准= 15.36 MHz的; r除以= 1
整合BW = 200 kHz至5 MHz的
集成的BW = 200千赫到10兆赫
整合BW = 12 kHz至20 MHz的
整合BW = 200 kHz至5 MHz的
集成的BW = 200千赫到10兆赫
整合BW = 12 kHz至20 MHz的
整合BW = 200 kHz至5 MHz的
集成的BW = 200千赫到10兆赫
整合BW = 12 kHz至20 MHz的
LVDS = 245.76兆赫; PLL的低出生体重= 125赫兹
LVDS = 122.88兆赫; PLL的低出生体重= 125赫兹
LVDS = 61.44 MHz的; PLL的低出生体重= 125赫兹
87
108
146
120
151
207
157
210
295
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
飞秒均方根
时钟输出添加剂时间抖动（ VCO分频器未使用）
表11 。
参数
LVDS输出添加剂时间抖动
民
典型值
最大
单位
测试条件/评论
分布节只;不包括
PLL和VCO ;在上升沿测
时钟信号
积分带宽= 12千赫至20兆赫
CLK = 622.08兆赫
任何LVDS输出= 622.08兆赫
分频比= 1
CLK = 622.08兆赫
任何LVDS输出= 155.52兆赫
分频比÷ 4
CLK = 100 MHz的
任何LVDS输出为100 MHz的
分频比= 1
CLK = 500 MHz的
任何LVDS输出为100 MHz的
分频比= 5
CMOS输出添加剂时间抖动
CLK = 200 MHz的
任何CMOS输出对= 100 MHz的
分频比= 2
69
飞秒均方根
116
飞秒均方根
积分带宽= 12千赫至20兆赫
263
飞秒均方根
从ADC方法的信噪比计算
宽带抖动
从ADC方法的信噪比计算
宽带抖动
分布节只;不包括
PLL和VCO
从ADC方法的信噪比计算
宽带抖动
242
飞秒均方根
289
飞秒均方根
第0版|第11页84
