AD9522-0
时钟输入
表3中。
参数
时钟输入（ CLK ， CLK ）
输入频率
民
0
1
0
1
150
2
1.3
1.3
3.9
1.57
150
4.7
2
1.8
1.8
5.7
典型值
最大
2.4
1.6
单位
GHz的
GHz的
mV的P-P
V P-P
V
V
mV的P-P
kΩ
pF
测试条件/评论
差分输入
高频率分布（ VCO分频器）
仅分布（旁路VCO分频器） ;这是
的频率范围内所支持的信道分隔
测得的2.4 GHz ;抖动性能与改进
转换速率> 1 V / ns的
较大的电压摆动可以打开保护二极管
并能降低抖动性能
自偏置;使交流耦合
200 mV的P-P信号应用;直流耦合
CLK交流耦合; CLK交流旁路到RF接地
自偏置
输入灵敏度，鉴别
输入电平，差分
输入共模电压，V
CM
输入共模范围，V
CMR
输入灵敏度，单端
输入阻抗
输入电容
1
低于1 MHz时，输入应为直流耦合。应注意，以匹配V
CM
.
时钟输出
表4 。
参数
LVDS时钟输出
OUT0 ， OUT1 ， OUT2 ， OUT3 ， OUT4 ， OUT5 ，
OUT6 ， OUT7 ， OUT8 ， OUT9 ， OUT10 ， OUT11
输出频率，最大
民
典型值
最大
单位
测试条件/评论
跨差分对终止= 100 Ω
差分（ OUT ， OUT）
的AD9522输出切换在更高的频率，
但输出幅度可能不符合V
OD
规范
见图21
800
兆赫
差分输出电压，V
OD
台达V
OD
输出失调电压，V
OS
台达V
OS
短路电流I
SA
, I
SB
CMOS时钟输出
OUT0A ， OUT0B ， OUT1A ， OUT1B ， OUT2A ，
OUT2B ， OUT3A ， OUT3B ， OUT4A ， OUT4B ，
OUT5A ， OUT5B ， OUT6A ， OUT6B ， OUT7A ，
OUT7B ， OUT8A ， OUT8B ， OUT9A ， OUT9B ，
OUT10A ， OUT10B ， OUT11A ， OUT11B
输出频率
输出电压高，V
OH
输出电压低，V
OL
输出电压高，V
OH
输出电压低，V
OL
247
1.125
360
1.25
14
454
25
1.375
25
24
mV
mV
V
mV
mA
输出短路到GND
单端;终止= 10 pF的
250
VS - 0.1
0.1
2.7
0.5
兆赫
V
V
V
V
见图22
@ 1 mA负载
@ 1 mA负载
@ 10 mA负载
@ 10 mA负载
第0版|第84 7
