AD9522-0
功耗
表18 。
参数
功耗芯片
民
典型值
最大
单位
测试条件/评论
不包括功率耗散在外部电阻;所有的LVDS
输出端接100 Ω跨差分对;所有CMOS
输出具有10 pF的电容负载
没有时钟;无需编程;默认寄存器值
f
REF
= 25 MHz的; F
OUT
= 250 MHz的; VCO = 2750 MHz的; VCO分频器= 2;
1 LVDS输出和输出分频器使能;零延时关闭;
I
CP
= 4.8毫安
f
REF
= 25 MHz的; F
OUT
= 62.5兆赫; VCO = 2750 MHz的; VCO分频器= 2;
1 CMOS输出和输出分频器使能;零延时关闭;
I
CP
= 4.8毫安
f
CLK
= 2.4 GHz的; F
OUT
= 200 MHz的; VCO分频器= 2; 1 LVDS输出
和输出分频器使能;零延时关闭
f
CLK
= 2.4 GHz的; F
OUT
= 200 MHz的; VCO分频器旁路; 1 LVDS
输出和输出分频器使能;零延时关闭
PLL的;内部VCO = 2750 MHz的; VCO分频器= 2;所有频道
分频器上; 12 LVDS输出@ 125 MHz的;零延迟
PD引脚拉低;不包括电力消耗在
终端电阻
PD引脚拉低; PLL掉电，量0x010 [ 1 ： 0 ] = 01B ;加电
向下的SYNC ， 0x230 [2] = 1b中;掉电分布参考，
0x230 [1] = 1b中
PLL工作;典型的闭环结构
台达电源，当功能被启用/禁用
VCO分频器未使用
参考输入起飞和差分基准之间的三角洲
输入模式
参考输入关和一个单端三角洲之间
参考启用;双这个数字如果两个REF1和REF2
被加电
内置VCO禁用;选择CLK输入
PLL关闭以PLL上，正常运行;没有提及启用
没有上一个LVDS输出LVDS输出;通道分频器设置为1
第二个LVDS输出开启，同一信道
上一个CMOS输出无CMOS输出;通道分频器
设置为1 ; F
OUT
= 62.5 MHz和容性负载的10 pF的
相同的信道内附加的CMOS输出的导通
间增量分频器旁路（除以1）和分频2至
divide-by-32
上电默认
PLL锁定;一个LVDS输出启用
0.88
0.54
1.0
0.63
W
W
PLL锁定;一个CMOS输出启用
0.55
0.66
W
仅分布模式; VCO分压器;
一个LVDS输出启用
仅分布模式; VCO分频器关;
一个LVDS输出启用
最大功率，全面运作
PD掉电
PD掉电，最大睡眠
0.36
0.33
1.1
35
27
0.43
0.4
1.3
50
43
W
W
W
mW
mW
VCP供应
电源三角洲，各个功能
VCO分频器开/关
REFIN （差分）关
REF1 ， REF2 （单端）开/关
8
33
25
16
2.3
43
31
22
mW
mW
mW
mW
VCO开/关
PLL分频器和鉴相器开/关
LVDS通道
LVDS驱动器
CMOS频道
CMOS驱动器开/关
通道分频器启用
零延迟模块开/关
60
54
118
11
120
16
33
30
95
67
146
15
154
30
40
35
mW
mW
mW
mW
mW
mW
mW
mW
第0版|第15页84
