DP8409A功能模式说明
（续）
礼服输入锁存使能到地址总线上关于
列地址之后14毫微秒是有效的CAS号变低（吨
ASC
E A
14纳秒）选通，列地址到DRAM的
当RAS和CAS走高刷新计数器递增
到下一行并重复该循环由于WE保持低
在这种模式下的DRAM中的DI中的数据（输入数据）是
写入到锁存列各行期间每
循环RAS高的RGCK的两个时期低两个
时间有400 ns的最小总写周期时间
这是适用于大多数16K和64K的DRAM在最后
列RF IO行递增外部计数器
下一个列地址
在最后一列地址的结束中断根儿
ated从外部计数器来让系统知道
初始化完毕后在整个启动初始化
该系统可以执行其他初始化和灰时间
功能本办法存储器初始化既是非盟
tomatic和快速举例来说，如果四家银行的64K的DRAM
的使用和RGCK是100ns的写周期相同
在所有四家银行的位置需要400纳秒所以总的时间
在初始化64K的DRAM采取的是65K
c
400纳秒
26毫秒当系统接收到中断的外部
计数器必须被永久禁用ADS和CS是
由系统接口和DP8409A模式是
改变中断必须被禁止
TL F 8409 - 12
图5a DP8409A额外的电路所需的所有- RAS自动写入模式模式3A
TL F 8409 - 13
图5b DP8409A全RAS自动写入模式模式3A时序波形
8
