DP8409A多模式动态RAM控制器驱动程序
1989年5月
DP8409A多模式动态RAM控制器驱动程序
概述
而以前需要动态内存的系统设计
几个支持芯片到现在驱动存储器阵列
可以与一个单一的集成电路实现
在DP8409A多
模式动态RAM控制器驱动程序的DP8409A是钙
驱动所有16K和64K动态RAM （ DRAM的）的pable为
以及256K的DRAM的自DP8409A是单芯片的所谓
lution （包括容性负载驱动程序）它最大限度地减少propa-
gation延迟歪斜的主要性能缺点
多片外存储器的驱动和控制
该DP8409A的8种工作模式提供了多种选择
DRAM的控制能力内存访问可能CON组
自动受控外部或芯片上的片上再
新鲜计数器使清凉（外部或自动
matically控制）不那么复杂和自动MEM-
储器初始化是既简单又快捷
该DP8409A是一个48针的DRAM控制器驱动程序与9
复用的地址输出和6个控制信号，它CON组
两个9位地址sists锁存一个9位的刷新计数器
和控制逻辑的所有输出驱动器能够驱动
500 pF的负载时为25 ns的传播延迟
DP8409A时序参数中指定驱动典型
88的DRAM ，包括跟踪负载电容电容
tance
该DP8409A有3个模式控制引脚M2货币供应量M1和M0
其中， M2是在一般的刷新这3个引脚选择8
操作输入B1和B2在内存AC-模式
塞斯模式（ M2
e
1）选择其中的一个选择输入
4 RAS输出在正常访问的9地址输出
看跌期权可以行地址锁存器或选择
列地址锁存器在刷新9位片上再
新鲜计数器被使能到地址总线上，并在此
模式下，所有RAS输出选择，而CAS受到抑制
该DP8409A可以驱动多达4个银行的DRAM与每
银行由16K的64K的还是256K的控制信号
输出RAS CAS和WE都提供相同的
驱动能力的每个RAS输出驱动器，一个银行
DRAM中，使四个RAS的输出被用来选择
银行同时CAS我们和复用地址可以
连接到所有DRAM的银行这使得
非选择的银行在待机模式下（小于一
工作电源的十分之一），在三中的数据输出
状态下，只有与它相关联的RAS低的银行会
写入或读
操作功能
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
在一个芯片上的所有DRAM驱动功能最大限度地减少偏差
产出最大化AC peformance
芯片上的电容负载驱动器（指定驱动多达
88的DRAM ）
直接驱动所有16K 64K和256K的DRAM
可寻址64K 256K或1M的话
25 ns的传播延迟一般在500 pF负载
CAS变为低电平后自动列地址
有效的，如果需要的
自动存取模式提供RAS行列SE-
择然后自动和快速CAS
WE WIN如下无条件提供READ
写入或读取 - 修改 - 写入周期
具有可选的片上9位刷新计数器终了
数（ 127 255 511 ）
结束计数射频IO引脚变为低电平表示127
255或511
射频输入输出低电平复位输入9位刷新计数器
在刷新周期CAS抑制
秋季，通过所控制的地址输入锁存器
ADS
三态输出允许多控制器解决
内存
控制输出信号变为高阻抗逻辑' 1'， '
对于共享内存时禁用
上电复位计数器控制信号的高地址
输出三态和终数的设置为127
模式特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
8种模式的操作获得3 3刷新和2
建立
2外部控制模式1的访问和刷新1
（模式0 4 ）
2自动接入方式RAS
x
R C
x
中科院自动化
以T
RAH
e
20或30 ns最小（模式5,6）
自动存取模式允许隐藏清爽（方式5 ）
强制刷新要求对RF IO ，如果没有再隐藏
新鲜的（方式5 ）
系统后强制执行刷新承认
请求（模式1）
自动突发模式刷新停止在最终的计数
127 255或511 （模式2 ）
2所有- RAS ACCES模式外部或自动CON-
受控的内存初始化（模式3A和3B ）
自动全的RAS模式与外部8位计数器
释放系统为其他的建立例程状态3a
结束计数的刷新计数器的值由B1和设置
B0 （模式7 ）
TL F 8409 - 1
TRI- STATE是美国国家半导体公司的注册商标。
PAL是一个注册商标，并许可与单片存储器公司使用
C
1995年全国半导体公司
TL F 8409
RRD - B30M105印制在U S A
