位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第242页 > XPC755BRX400LE > XPC755BRX400LE PDF资料 > XPC755BRX400LE PDF资料1第35页
系统设计信息
1.8.2
PLL电源滤波
该AV
DD
和L2AV
DD
设置在MPC755功率信号，以提供电源给时钟
一代PLL和L2高速缓存的DLL ，分别。为了确保内部时钟的稳定性，电力供给
到AV
DD
输入信号应在500千赫至10兆赫的共振频率范围内被过滤的任何噪声的
的锁相环。一种电路，类似于使用表面在图21中所示的装入与最小电容
有效串联电感（ ESL ）的建议。符合霍华德博士的建议
约翰逊
高速数字设计：黑魔法的手册
（ Prentice Hall出版社， 1993） ，多个小
同等价值的电容，建议在一个单一的大容量电容。
该电路应放在尽可能接近到AV
DD
引脚以减少噪声耦合附近
电路。相同的，但不同的电路应放在尽可能接近的L2AV
DD
引脚。它往往是
可以直接路由从电容器到AV
DD
销，这是对360的BGA的周边
足迹，没有通孔的电感。该L2AV
DD
销可能会更困难的路线，但
比例较不关键。
图21示出了PLL电源滤波电路。
V
DD
10
2.2 F
2.2 F
低ESL表面贴装电容器
GND
AV
DD
（或L2AV
DD
)
图21. PLL电源滤波电路
1.8.3
脱钩的建议
由于MPC755动态电源管理功能，大的地址和数据总线，以及高的操作
频率上， MPC755可以产生瞬态电涌和高频噪声的电源供应，
尤其是在驱动较大的容性负载。这种噪声必须达到其他预防
在MPC755系统和MPC755本身的组件需要一个干净的，严格监管的源头
力。因此，建议在系统设计者的地方中的至少一个去耦电容器，每个
V
DD
， OV
DD
和L2OV
DD
引脚MPC755的。此外，还建议这些去耦电容
从单独的V接收他们的权力
DD
， （L2） ，OV
DD
和GND电源层的PCB板，采用短
引线降低电感。
这些电容应为0.01 μF或0.1 μF的值。只有陶瓷SMT （表面贴装技术）
电容器应采用尽量减少引线电感，优选0508或0603的方向，其中
连接是沿部分的长度进行。
另外，建议在那里是在PCB上分布了多个大容量电容，
喂V
DD
， L2OV
DD
和OV
DD
架，以使较小的片状电容器快速充电。
这些大容量电容器应该具有低ESR（等效串联电阻）的评价，以确保快速
必要的响应时间。它们也应通过两个通孔连接到电源层和接地层
以减小电感。推荐大容量电容器： 100-330 μF （ AVX TPS钽电容或OSCON三洋） 。
1.8.4
推荐连接
为确保可靠的操作，强烈建议不使用的输入端连接到一个适当的信号
通过电阻电平。未使用的有源低投入应与OV
DD
。未使用的高有效输入应
连接到GND 。所有的NC （无连接）信号必须保持悬空。
摩托罗拉
MPC755 RISC微处理器硬件规格
35
